Il packaging a die nudo è una forma di packaging che collega direttamente il die al substrato per eliminare il package dell’IC e le parassiticità associate. Quest’area è dominata da due tipi di interconnessione:Chip-on-Board (COB)e flip chip. Entrambe le tecnologie di assemblaggio a livello di die sono classificate sotto lo stesso ombrello, ma possono essere differenziate in termini di orientamento del die, architettura di interconnessione e, di conseguenza, in termini di densità di I/O, complessità del processo e prestazioni elettriche. Questa differenza viene utilizzata in quasi ogni progetto di ingegneria a valle, inclusi la progettazione del substrato, i metodi di ispezione e altro ancora.
COB vs Flip Chip
Nel montaggio COB, il die viene posizionato a faccia in giù con il circuito attivo rivolto in senso opposto rispetto al substrato. Il collegamento a filo fine – solitamente oro o rame – realizza l’interconnessione elettrica dai pad di contatto periferici sul die a questi pad sul substrato. Dopo il bonding, un incapsulante epossidico di tipo glob-top viene applicato sui loop dei fili e sul die esposto per proteggerlo meccanicamente e sigillarlo rispetto all’ambiente circostante.
Il flip chip inverte questa configurazione: il die è montato capovolto, con bump di saldatura o pilastri di rame formati direttamente sulla superficie attiva e collegati a pad corrispondenti del substrato sottostante. Questo elimina completamente i loop di fili, stabilendo un percorso elettrico notevolmente più corto e diretto tra il die e il substrato. Successivamente viene erogata una resina epossidica di underfill per rinforzare meccanicamente le giunzioni di saldatura e per mitigare il disallineamento di espansione termica tra il die di silicio e il substrato.
Questa distinzione strutturale — bonding periferico a filo rispetto a un’interconnessione a bump in area array — è alla base delle principali differenze tra i due metodi, incluso il vantaggio prestazionale elettrico intrinseco del flip chip: interconnessioni più corte si traducono direttamente in una minore induttanza e resistenza parassita, un aspetto di particolare rilevanza nelle applicazioni ad alta velocità e in RF.
Considerazioni sulla densità di I/O
Nell’assemblaggio COB, il numero di I/O è limitato dal perimetro del die, poiché i pad per il wire bonding richiedono un’adeguata spaziatura per evitare cortocircuiti durante il bonding, e la geometria dei loop dei fili impone ulteriori limiti pratici. Il numero di pin quindi scala con il perimetro del die — sufficiente per dispositivi di complessità moderata, ma sempre più limitante man mano che aumentano i requisiti di numero di pin.
Il flip chip aggira questo vincolo attraverso un’architettura di interconnessione ad area array. Poiché i bump sono distribuiti sull’intera superficie del die invece di essere confinati ai bordi, la densità di I/O cresce in funzione dell’area del die piuttosto che del perimetro — e l’area aumenta in modo sproporzionato rispetto al perimetro man mano che le dimensioni del die crescono. Ciò consente al flip chip di supportare conteggi di I/O significativamente più elevati e pitch dei bump più fini, rendendolo il metodo di interconnessione preferito per dispositivi ad alta complessità come processori, FPGA, ASIC e memorie ad alta densità, in cui il wire bonding sarebbe impraticabile alla densità di pin richiesta.
Considerazioni su processi e attrezzature
L’assemblaggio COB segue una sequenza ben consolidata: fissaggio del die, wire bonding (a sfera o a cuneo), ispezione e incapsulamento. Il controllo del processo si concentra su parametri quali la forza di trazione e di taglio del giunto, il profilo del loop del filo e la precisione di posizionamento dei pad — variabili relativamente tolleranti e ben caratterizzate in tutta l’industria.
L’assemblaggio flip chip comporta una sequenza di processo più impegnativa. La formazione dei bump viene in genere eseguita a livello di wafer prima del distacco delle die, seguita da apparecchiature di posizionamento ad alta precisione in grado di garantire tolleranze di allineamento molto strette, poiché l’accuratezza del registro bump‑pad è fondamentale a passo ridotto. Il bonding viene realizzato tramite rifusione, termocompressione o metodi termosonici a seconda della composizione e del passo dei bump, seguito dalla dispensazione e dalla polimerizzazione dell’underfill. La combinazione dei requisiti di allineamento a passo fine, della preparazione addizionale a livello di wafer e delle difficoltà di ispezione dei giunti — i giunti di saldatura sono nascosti sotto la die e richiedonoRaggi Xoppure la microscopia acustica per la verifica, poiché l’ispezione visiva diretta non è possibile — rende il flip chip un processo più intensivo in termini di capitale e più rigidamente controllato rispetto al wire bonding.
Idoneità dell'applicazione
Il COB è generalmente applicato a progetti sensibili ai costi con requisiti di I/O moderati, inclusi moduli sensore, smart card, componenti RFID, IC driver e array di LED, nei quali la riduzione dello spazio sulla scheda è una priorità, ma non lo sono una densità di I/O estrema o prestazioni elettriche elevate. La sua minore soglia in termini di attrezzature e la maturità consolidata del processo lo rendono inoltre particolarmente adatto ad ambienti produttivi ad alta varietà e basso volume, che comportano frequenti cambi di tipologia di die.
Il flip chip è tipicamente riservato ad applicazioni ad alte prestazioni, ad alto numero di I/O o con vincoli di spazio, in cui le limitazioni di densità e di prestazioni elettriche del wire bonding diventano il vincolo principale — processori, moduli RF front-end, memorie ad alta velocità e progetti avanzati System-in-Package (SiP), in cui la riduzione della lunghezza delle interconnessioni e dell’induttanza parassita offre benefici prestazionali misurabili.
La scelta tra i due metodi dovrebbe essere determinata dai requisiti di I/O del die, dagli obiettivi di prestazioni termiche ed elettriche, dai vincoli di costo, dalle considerazioni relative all’ispezione e al rework e dal volume di produzione: nessun singolo approccio è universalmente preferibile.
Se il tuo progetto prevede l’assemblaggio a livello di die COB, PCBCart offre un percorso di produzione continuo che va dal montaggio del die nudo e dall’incapsulamento fino aPCBAassemblaggio di box e integrazione di sistema, consentendo di consolidare la produzione a livello di dispositivo e di sistema all’interno di un’unica catena di fornitura. Per discutere i requisiti specifici del tuo progetto, ti preghiamo dicontatta il team di ingegneria di PCBCart.
Risorse utili
•Test AOI
•Via-in-Pad
•Package SMT
•Vantaggi dell’assemblaggio box build
•Dallo sviluppo del prototipo alla produzione: gestione del rischio di aumento di scala NPI con un partner EMS HMLV
