ほとんどの PCB 設計は、正しく検証された回路図を手にした状態から始まります。その後、その回路図設計を最終的な PCB に変換するという困難な作業に取り組まなければなりません。多くの場合、元の回路設計が慎重に行われていても、PCB は正常に動作しません。たとえ回路図がシミュレーションによって検証されていたとしても、その設計のシミュレーションでは、次のような詳細が考慮されていないのです。PCBレイアウトは、設計実装に予期せぬ誤差要因を挿入してしまう可能性があります。これは、設計において、より新しく高速なコンポーネントと、それに伴うより高いクロック周波数を使用する場合に、特に当てはまります。さらに、デバイス間のデータ転送速度も継続的に向上しており、同様の種類の誤差要因の影響を受けやすくなっています。これらの速度向上により、PCB レイアウトに内在する小さな容量値やインダクタンス値が、設計の PCB 実装を失敗させる原因となり得ます。
PCB が正常に機能することを確認することに加えて、放射ノイズに対する設計の許容度および設計が発生させる放射ノイズ量に関する追加要件は、最終設計の承認を得るうえで非常に重要です。したがって、高速信号を含む次の PCB アプリケーションを開発する際には、電磁干渉（EMI）問題を軽減するために細心の注意を払う必要があります。
高速信号の例としては、クロック信号や高速通信ポートなどが挙げられます。いくつかの簡単なルールに従うことで、複雑な数学モデルや手間と費用のかかるシミュレーションツールを用いることなく、次回の設計における信号品質および電磁干渉レベルを改善することができます。本稿では、高速信号を用いた次回の設計を成功させるために従うことのできる、これらの簡単なルールをいくつか紹介します。
背景
本節では、高速レイアウトにおける誤差のいくつかの原因と関連する概念について説明し、次の節では、これらの誤差要因を軽減するための一般的なルールを示します。
1. 電磁干渉と電磁両立性
電磁干渉とは、機器の動作を妨害する高周波ノイズのことです。一方、電磁両立性デバイスが放射する電磁干渉レベルを制限することを指す。すべてのデバイスは、ある程度の電磁干渉を放射すると同時に、ある量の電磁干渉を吸収する。PCB 設計者の目標は、これら両方の量を妥当なレベルまで低減することである。また、デバイスが放射することを許容される EMI レベルについては、FCC および CISPR による規格が確立されていることにも留意すべきである。
2. クロック信号
マイクロプロセッサや通信ポートを駆動するためによく用いられるクロック信号は、本来は完全な矩形波であるべきですが、実際にはそうではありません。実際には、公称クロック周波数およびクロック周波数より高い高調波周波数の信号が組み合わさったものになっています。そのため、EMI は、設計で使用されるクロックの周波数だけでなく、公称クロック周波数より上に位置するクロック周波数の高調波についても考慮しなければなりません。
3. 伝送線路
より高い周波数では、伝送線路効果が、たとえPCB基板信号線の周波数によって、その信号の波長が対応するPCB配線の長さと同程度になる場合、インピーダンス不整合による反射を防ぐために、その配線の特性インピーダンスを考慮する必要があります。最も一般的な意味において、PCB設計者は、トランシーバを接続している配線のインピーダンスを、それらトランシーバに合わせて整合させるための時間をかけなければなりません。マイクロストリップ（電源プレーン上に所定の幅で引かれた配線）やストリップライン（2つの電源プレーンの間に所定の幅で引かれた配線）を用いることは、PCBレベルの伝送線路のインピーダンスを制御する一般的な方法です。
トランシーバが高インピーダンス入力を持つことも一般的です。この場合、接続される伝送線路の特性インピーダンスに合うような方法で、接続トレースを終端しなければなりません。いくつか一般的な終端手法がありますが、それらの調査は本記事の範囲を超えるため、読者に委ねることにします。
4. クロストーク
2 本の配線が互いに隣接して配置されていると、誘導性および容量性に結合し（一般的にクロストークと呼ばれる）、一方が他方の動作を妨害してしまう可能性があります。
この種のノイズを除去する最も基本的な方法は、配線同士の間隔をより大きく取ることです。
また、クロストークは、クロストークレベルを抑制するために電源プレーンを使用することによっても軽減できます。
5. 差動信号
通信経路におけるノイズへの対処方法として、差動信号を用いる方法があります。差動信号は、電位が等しく大きさが反対の信号です。そのため、2 本の配線がデバイス間で信号を伝送する役割を担い、信号の値は各配線の絶対電位ではなく、2 本の配線間の電位差によって決まります。これにより、差動信号はクロストークの影響を受けず、放射ノイズに対しても実質的に影響を受けません。
6. 現在のリターンおよびループ領域
高周波レイアウトを検討する際には，信号のリターンパスについても考慮しなければならない。DC回路を扱う場合，リターンパスは最も低い抵抗の経路となるが，AC信号を考える場合，リターンパスは最も低いインピーダンスの経路となる。その結果，高周波信号のリターンパスは，当該信号の配線のすぐ横を通ることになる。通常，信号配線がグラウンドプレーン上に配線されている場合には，リターンパスの違いは問題にならないが，信号配線の下でグラウンドプレーンが分断されている場合には問題となり得る。その結果，信号のリターンパスが途切れるとループが形成される。ループは避けるべきであり，はるかに効率の良いEMI放射源となってしまい，設計のEMCに悪影響を及ぼす。
実用的なデザインのコツ
高速信号ノイズの発生源について簡単に説明したところで、より具体的なレイアウト上のヒントについて議論を進めていきましょう。
次のことに取りかかる前に高速PCB設計まず、設計全体の要件を確認する必要があります。自問すべき良い質問としては次のようなものがあります。システム内での最高周波数はいくつか？設計で要求されるノイズ抑制レベルを達成するために、マイクロストリップやストリップラインを使用する必要があるか？設計内で感度の高い信号は何か？何が最小許容差PCBメーカーによって要求されていますか？ 設計の機能グループ間に、センシティブな相互接続はありますか？ これらの答えが得られれば、基板のスタックアップと構成の全体像を決定することができます。
1. ボードスタックアップ
新しい回路設計における最も基本的な検討事項の一つはPCBスタックアップ保護すべきセンシティブな信号がない場合は、標準的な2層PCBを使用しても問題ないかもしれません。ストリップラインとして信号を配線する必要がある場合は、6層スタックアップを使用する必要があります。4層PCBも、その中間的な選択肢として有効です。
もう一つ考慮すべき点は、スタックアップを構成する際に電源プレーン同士を非常に近づけることができれば、設計で使用する小容量のデカップリングコンデンサの必要性を減らせるということです。最後に、高速信号の送信源と受信先をプリント基板上で互いに近接して配置できれば、それらの信号に関連する EMI および EMC の大部分を排除することができます。
2. 電源プレーンとグラウンドプレーン
高速設計における最も基本的な要件は、完全なグラウンドプレーンを実装することです。四層以上のスタックアップに基づいた設計が必要にはなりますが、完全な電源プレーンを含めることも大きな利点があります。また、信号配線を電源プレーンのごく近くに配置することにも利点があり、これは最終的な設計で用いるスタックアップを検討する際の重要な要素となります。
電源プレーンを分割する際には、高速信号のリターン電流は抵抗ではなく、インピーダンスが最も低い経路に沿って流れることを忘れないことが重要です。高速信号のソースとシンクの間で、そのリターンパスを分断しないよう注意してください。どうしてもグラウンドプレーンを分割しなければならない場合は、その分割部の上に信号配線を通さないようにしましょう。もしそのように配線してしまう場合は、信号配線に沿って 0Ω抵抗でグラウンドプレーンを再接続することを検討してください。要するに、設計においては、可能な限り均一で途切れのないグラウンドプレーンおよび電源プレーンを使用するようにしてください。
3. 追加トピック
デカップリングコンデンサは、高周波信号に対してグラウンドおよび電源への低インピーダンス経路を形成するうえで重要です。一般的に、広い周波数帯域にわたる高周波ノイズを抑制するためには、複数の異なる容量値のコンデンサを使用する必要があります。コンデンサを配置する際には、保護したいデバイスに最も近い位置に最小容量のコンデンサを配置し、その外側に向かって徐々に容量の大きいコンデンサを配置していきます。また、コンデンサは必ず、そのコンデンサがデカップリングしている電源プレーンとデバイスとの間に配置してください。こうすることで、そのデバイスが実際にコンデンサによってデカップリングされていることを確実にできます。
その他の一般的なヒントとしては、
・トレースの角を丸めることで、信号から放射されるEMIのレベルを低減できます。これは、トレースの急激な折れ曲がりが高いレベルの容量を生み出し、高速信号の反射も引き起こすためです。
・異なる層上のものを含む信号配線間のクロストークを最小限に抑えるために、互いが直角で交差するようにしてください。
・信号配線ではビアの使用を避けてください。ビアは配線の特性インピーダンスを変化させ、反射を引き起こす可能性があります。また、差動信号配線でビアを使用する必要がある場合は、その影響が両方の配線で等しくなるよう、両方の配線にビアを配置することを検討してください。
・ビアの使用によって生じるスタブを考慮してください。従来のビアの代わりに、ブラインドビアまたは埋め込みビアの使用を検討してください。
・分散クロックソリューションを使用する場合は、遅延を考慮してください。分岐を避け、クロックから接続されたデバイスまでの配線長を揃えてください。クロックドライバを使用することが望ましい場合が多くあります。
