Pembungkusan cip-terdedah ialah satu bentuk pembungkusan yang melekatkan terus cip pada substrat untuk menghapuskan pakej IC dan parasit berkaitan. Bidang ini didominasi oleh dua jenis penyambungan:Cip-atas-Papan (COB)dan flip cip. Kedua-dua teknologi pemasangan peringkat dice ini diklasifikasikan di bawah kategori yang sama tetapi boleh dibezakan dari segi orientasi dice, seni bina antara sambung, dan seterusnya dari segi ketumpatan I/O, kerumitan proses dan prestasi elektrik. Perbezaan ini digunakan dalam hampir setiap projek kejuruteraan hiliran, termasuk reka bentuk substrat, kaedah pemeriksaan dan lain-lain.
COB vs Cip Terbalik
Dalam pemasangan COB, die diletakkan menghadap ke bawah dengan litar aktif menghala menjauhi substrat. Pendawaian halus – biasanya emas atau kuprum – membawa sambungan elektrik dari pad ikatan periferi pada die ke pad ini pada substrat. Selepas pendawaian, enkapsulan epoksi jenis glob-top disalut pada gelung wayar dan die yang terdedah untuk melindunginya secara mekanikal dan menutupnya daripada persekitaran sekeliling.
Cip terbalik membalikkan susunan ini: kepingan (die) dipasang secara terbalik, dengan bonggol pateri atau tiang kuprum dibentuk terus pada permukaan aktif dan diikat pada pad substrat sepadan di bahagian bawah. Ini menghapuskan gelung wayar sepenuhnya, sekali gus mewujudkan laluan elektrik yang jauh lebih pendek dan lebih langsung antara kepingan dan substrat. Epoksi pengisi bawah kemudiannya disalurkan untuk mengukuhkan sambungan pateri dari segi mekanikal dan untuk mengurangkan ketakselarasan pengembangan terma antara kepingan silikon dan substrat.
Perbezaan struktur ini — pengikatan wayar di bahagian periferi berbanding sambungan bonggol susunan kawasan — menjadi asas kepada perbezaan utama antara kedua-dua kaedah tersebut, termasuk kelebihan prestasi elektrik semula jadi flip chip: sambungan yang lebih pendek diterjemahkan secara langsung kepada pengurangan induktans dan rintangan parasit, suatu pertimbangan yang amat penting dalam aplikasi berkelajuan tinggi dan RF.
Pertimbangan Ketumpatan I/O
Dalam pemasangan COB, kiraan I/O dihadkan oleh perimeter kepingan (die), kerana pad ikatan wayar memerlukan jarak yang mencukupi untuk mengelakkan litar pintas semasa proses pengikatan, dan geometri gelung wayar mengenakan had praktikal tambahan. Oleh itu, bilangan pin berskala dengan perimeter kepingan — memadai untuk peranti berkerumitan sederhana, tetapi semakin menjadi had apabila keperluan bilangan pin meningkat.
Flip cip mengatasi kekangan ini melalui seni bina antara sambungan susun atur tatasusunan kawasan. Oleh kerana bonggol (bump) diedarkan di seluruh permukaan die dan tidak terhad pada bahagian tepinya sahaja, kepekatan I/O meningkat seiring dengan keluasan die dan bukannya perimeter — dan keluasan meningkat secara tidak seimbang berbanding perimeter apabila saiz die bertambah. Ini membolehkan flip cip menampung kiraan I/O yang jauh lebih tinggi dan padang bonggol (bump pitch) yang lebih halus, menjadikannya kaedah antara sambungan pilihan untuk peranti berkerumitan tinggi seperti pemproses, FPGA, ASIC dan memori berketumpatan tinggi, di mana pengikatan wayar akan menjadi tidak praktikal pada kepekatan pin yang diperlukan.
Pertimbangan Proses dan Peralatan
Pemasangan COB mengikut satu urutan yang telah mantap: pelekat cip (die attach), pengikatan wayar (bola atau baji), pemeriksaan, dan pengenkapsulan. Kawalan proses berpusat pada parameter seperti tarikan ikatan dan kekuatan ricih, profil gelung wayar, serta ketepatan penempatan pad — pemboleh ubah yang agak mudah diurus dan telah dikaji dengan baik di seluruh industri.
Pemasangan flip cip melibatkan urutan proses yang lebih mencabar. Pembentukan bonggol lazimnya dilakukan pada peringkat wafer sebelum pemotongan kepingan (die singulation), diikuti oleh peralatan penempatan berketepatan tinggi yang mampu memberikan toleransi penjajaran halus, kerana ketepatan pendaftaran bonggol ke pad adalah kritikal pada padang (pitch) yang dikurangkan. Ikatan dicapai melalui kaedah refluks, termomampatan, atau termosonik bergantung pada komposisi dan padang bonggol, diikuti dengan proses pengisian bawah (underfill) dan pengawetan. Gabungan keperluan penjajaran padang halus, penyediaan tambahan pada peringkat wafer, dan cabaran pemeriksaan sambungan — sambungan pateri tersembunyi di bawah kepingan dan memerlukanX-rayatau mikroskopi akustik untuk pengesahan, kerana pemeriksaan visual secara langsung tidak dapat dilakukan — menjadikan flip chip satu proses yang lebih intensif modal dan dikawal rapi berbanding pendawaian ikatan.
Kesesuaian Aplikasi
COB biasanya digunakan pada reka bentuk sensitif kos dengan keperluan I/O sederhana, termasuk modul penderia, kad pintar, komponen RFID, IC pemacu dan susunan LED, di mana pengurangan ruang papan adalah keutamaan tetapi ketumpatan I/O yang melampau atau prestasi elektrik bukanlah keutamaan. Ambang peralatan yang lebih rendah dan kematangan prosesnya yang sudah mantap juga menjadikannya sangat sesuai untuk persekitaran pengeluaran jenis pelbagai, volum rendah yang melibatkan pertukaran jenis die yang kerap.
Flip chip biasanya dikhaskan untuk aplikasi berprestasi tinggi, I/O tinggi, atau yang terhad ruang di mana had kepadatan dan prestasi elektrik pendawaian wayar menjadi kekangan utama — pemproses, modul bahagian hadapan RF, memori berkelajuan tinggi, dan reka bentuk Sistem-dalam-Pakej (SiP) termaju, di mana pemendekan panjang antara sambungan dan pengurangan induktans parasit memberikan faedah prestasi yang boleh diukur.
Pemilihan antara dua kaedah tersebut harus ditentukan oleh keperluan I/O die, sasaran prestasi terma dan elektrik, kekangan kos, pertimbangan pemeriksaan dan kerja semula, serta jumlah pengeluaran — tiada satu pendekatan pun yang secara universal lebih digemari.
Jika projek anda melibatkan pemasangan die peringkat COB, PCBCart menawarkan laluan pengeluaran berterusan yang merangkumi penyambungan dan pengkapsulan die kosong sehinggalah kePCBA, pembinaan kotak, dan integrasi sistem — membolehkan pembuatan peringkat peranti dan peringkat sistem disatukan dalam satu rantaian bekalan. Untuk membincangkan keperluan khusus projek anda, silahubungi pasukan kejuruteraan PCBCart.
Sumber berguna
•Ujian AOI
•Via-dalam-Pad
•Pakej SMT
•Kelebihan Pemasangan Box Build
•Daripada Prototaip ke Pengeluaran: Mengurus Risiko Skala Naik NPI dengan Rakan EMS HMLV
