Mengapa Kadar Pelolosan Ujian Berpunca daripada Liputan Ujian, Bukan Kebetulan
Kecacatan terlepas ujian (test escape) ialah kecacatan yang melepasi ujian dalam litar (ICT), ujian berfungsi (FCT), atau imbasan sempadan tanpa dikesan, dan hanya muncul kemudian — semasa pemeriksaan akhir, di lapangan, atau dalam situasi paling buruk, di dalam sistem pelanggan. Jurutera selalunya menganggap test escape sebagai masalah kawalan proses: mengetatkan profil refluks, mengkalibrasi semula mesin pick-and-place, menambah satu lagi laluan AOI. Langkah pembetulan tersebut penting, tetapi ia tidak mengubah nombor yang sebenarnya menentukan sama ada kecacatan dapat dikesan: liputan ujian.
Liputan ujian ialah peratusan rangkaian, nod dan blok berfungsi pada papan litar yang boleh benar-benar diuji oleh sesuatu kaedah ujian. Jika sesuatu rangkaian tidak mempunyai capaian prob, tiada sel imbasan sempadan, dan tiada laluan rangsangan berfungsi, tiada tahap kecanggihan penguji yang mampu mengesan litar pintas atau litar terbuka pada rangkaian tersebut. Kecacatan itu bukan tidak dikesan kerana penguji lemah — ia tidak dikesan kerana papan tersebut tidak pernah direka untuk mendedahkannya.
Sumber industri menggambarkan mengapa had maksimum ini penting, walaupun ia diukur dengan dua cara berbeza. Ujian dalam litar sahaja boleh mengesan kira-kira 70–90% kecacatan pembuatan apabila capaian titik ujian mencukupi, dengan ujian fungsi meliputi tingkah laku pada peringkat sistem yang tidak dapat dicapai oleh ICT — angka itu menerangkan jenis kecacatan yang dapat dikesan oleh satu kaedah tunggal. Secara berasingan, penanda aras liputan ujian yang sering dipetik meletakkan sasaran keseluruhan strategi ujian pada 95% ke atas untuk produk kebolehpercayaan tinggi berbanding 85–90% untuk elektronik pengguna — angka itu menerangkan liputan struktur (jentera/simpul) yang disasarkan oleh pelan ujian penuh, yang menggabungkan pelbagai kaedah. Kedua-dua angka ini tidak boleh dibandingkan secara langsung, tetapi keduanya membawa kepada kesimpulan yang sama: tiada satu kaedah ujian pun yang dapat membawa sesuatu reka bentuk kepada tahap liputan yang diperlukan oleh kelas produknya, dan kekurangan itu perlu ditangani melalui reka bentuk, bukannya cuba diatasi dengan ujian.
Inilah sebabnya DFT sepatutnya dimasukkan dalam semakan susun atur, bukannya dalam bedah siasat pasca ujian oleh jabatan ujian. Apabila sesuatu papan sampai ke lantai ujian, kebolehujiannya sudah pun ditetapkan.
Peraturan Kebolehujian untuk Rangkaian Kritikal
Pendedahan Titik Ujian
• Setiap rangkaian yang membawa kuasa, set semula, jam, atau titik kegagalan tunggal bagi satu blok fungsi hendaklah berakhir pada pad ujian khusus — bukan sekadar via, dan bukan pad komponen yang dikongsi dengan beberapa titik pengukuran lain.
• Diameter pad ujian minimum harus sepadan dengan teknologi probe yang digunakan (rangka paku vs. flying probe); flying probe boleh menerima sasaran yang lebih kecil dan berpadang lebih rapat tetapi menambah masa kitaran, jadi pertukaran ini harus dibuat dengan sengaja, bukan secara lalai.
• Pad ujian mesti berada pada satu sisi papan yang boleh diuji dengan prob (biasanya bahagian bawah untuk lekapan jenis bed-of-nails) dan dijauhkan daripada komponen tinggi, penyambung, serta perkakasan mekanikal yang boleh menghalang pergerakan prob.
• Topeng pateri tidak boleh menceroboh permukaan pad ujian — pad yang dilitupi topeng akan dibaca sebagai litar terbuka oleh penguji walaupun sambungan di bawahnya adalah baik.
Reka Bentuk Rangkaian Terasing
• Apabila dua komponen berkongsi satu rangkaian atas sebab fungsi (talian bas, rel kuasa digandingkan), sisipkan titik uji bersiri atau pautan 0-ohm yang biasanya dipasang supaya ralat dapat diasingkan pada satu sisi simpang dan bukannya dilaporkan sebagai kegagalan yang tidak jelas pada kedua-duanya.
• Jika dua domain kuasa atau tanah sengaja disambungkan bersama mengikut reka bentuk, nyatakan perkara itu dengan jelas dalam prosedur ujian — jika tidak, program ICT yang ditulis dengan jangkaan bahawa domain-domain tersebut adalah terasing akan menganggap sambungan yang disengajakan itu sebagai litar pintas, dan reka bentuk yang sah akan dianggap sebagai kecacatan.
• Untuk rangkaian analog dengan komponen toleransi ketat, letakkan titik ujian berhampiran komponen yang diuji bagi mengelakkan rintangan jejak dan kapasitans liar memesongkan pengukuran parametrik.
Tempahan Imbasan Sempadan (JTAG)
• Rizabkan TCK, TMS, TDI, TDO dan TRST pada kepala penyambung khusus atau kelompok titik ujian pada peringkat awal susun atur — menambah rantaian imbasan sempadan selepas perutean pada umumnya tidak praktikal.
• Sahkan setiap peranti yang mematuhi IEEE 1149.1 dalam reka bentuk benar-benar dimasukkan ke dalam laluan imbasan yang dimaksudkan; satu peranti yang tertinggal daripada rantaian akan menjejaskan ujian kesinambungan bagi setiap peranti di hilirnya.
• Imbas sempadan bukan pengganti untuk liputan ujian penuh: ia tidak boleh menguji dengan betul peranti pasif seperti perintang dan kapasitor, tidak boleh mengukur nilai analog atau mengesahkan integriti kuasa, dan hanya meliputi sambungan antara komponen yang mematuhi piawaian IEEE 1149.1. Rancang kaedah ujian pelengkap — ICT, flying probe, atau ujian fungsian — untuk setiap rangkaian pasif dan peringkat analog yang tidak dapat dicapai oleh rantaian imbas.
Pertukaran Ketumpatan: Liputan Ujian lwn. Bilangan Komponen
Papan berketumpatan tinggi mewujudkan konflik struktur: setiap milimeter persegi yang diperuntukkan kepada pad ujian ialah satu milimeter persegi yang tidak tersedia untuk perutusan, penyahgandingan, atau penempatan komponen. Pada papan yang dibina untuk kad antara muka ATE, modul kawalan industri, atau bahagian hadapan penderia padat, pertukaran ini tidak dapat dielakkan — dan keputusan DFT perlu dibuat komponen demi komponen dan bukannya melalui dasar umum.
•Utamakan akses ujian berdasarkan akibat kegagalan, bukan berdasarkan kemudahan.Rangkaian yang menyebabkan kegagalan fungsi sepenuhnya (rel kuasa, set semula, jam) mendapat pad ujian khusus walaupun ia menambah penggunaan saluran pendawaian; rangkaian dengan fungsi berlebihan atau pemeriksaan kendiri di hiliran boleh bertolak ansur dengan liputan yang dikurangkan.
•Jangkakan bahawa capaian penuh pada titik ujian akan menjadi tidak praktikal pada ketumpatan pin yang tinggi dan pensinyalan berkelajuan tinggi.Melaksanakan capaian titik ujian 100% adalah sukar walaupun apabila margin produk boleh menyerap kos tersebut, terutamanya untuk papan isyarat pembezaan berkelajuan tinggi di mana titik ujian selalunya tidak dibenarkan, kerana panjang tunggul dan kapasitans pad prob akan menjejaskan keutuhan isyarat.
•Guna kembali kepada imbasan sempadan atau penyambung tepi untuk kawasan yang kekurangan pin,menerima had liputan yang dinyatakan di atas daripada menjejaskan penghalaan pasangan pembeza untuk memaksa titik ujian fizikal padanya.
•Tutup jurang dengan liputan berasaskan pemeriksaan di mana ujian elektrik tidak dapat dicapai.Untuk pakej berterminasi bawah seperti BGA dan QFN, SPI 3D gelung tertutup dan AOI 3D mengesan kecacatan pes dan peletakan sebelum refluks, danpemeriksaan sinar-X luar taliandengan keupayaan sudut serong mengesahkan keutuhan sambungan pateri danpengosonganselepas aliran semula — merangkumi mod kegagalan yang tiada bajet titik ujian dapat dedahkan secara elektrik.
•Gunakan kebolehkesanan peringkat MES untuk mengimbangi pengurangan liputan titik.MES Pintar dengan kebolehkesanan berasaskan UID dan penandaan laser tidak akan mengesan kecacatan semasa ujian, tetapi ia membolehkan pasukan kejuruteraan menjejak kegagalan di lapangan kembali kepada papan, panel dan langkah proses tertentu — sekali gus mempersempit analisis punca akar apabila rangkaian dengan liputan rendah ternyata menjadi mod kegagalan beberapa bulan selepas penghantaran.
Tiada satu pun daripada ini menggantikan liputan ujian; ia hanya mengagihkan semula sumber liputan tersebut — ujian elektrik, pemeriksaan optik/X-ray, atau kebolehkesanan — berdasarkan apa yang sebenarnya dibenarkan oleh kepadatan papan.
Di Mana Ini Sesuai dalam Siri Ini
Artikel ini menggariskan peraturan DFT tujuan umum yang terpakai merentas jenis papan. Satu artikel berkaitan dalam siri ini melihat secara khusus bagaimana prinsip-prinsip ini diaplikasikan dalam reka bentuk PCBA sains hayat, di mana ketumpatan komponen, pengasingan isyarat, dan capaian ujian membawa kekangan tambahan yang berkait dengan aplikasi akhir. Pembaca yang mengusahakan papan diagnostik, pemantauan, atau instrumentasi makmal harus menganggap artikel ini sebagai asas DFT dan artikel sains hayat sebagai lapisan aplikasi di atasnya.
Senarai Semak Reka Bentuk DFT
Sebelum melepaskan fail Gerber untuk pemasangan, sahkan:
☐ Setiap rangkaian kuasa, set semula, dan jam mempunyai pad ujian khusus yang tidak terhalang
☐ Pad ujian terletak pada satu sisi yang boleh diuji dengan prob dan bebas daripada komponen tinggi serta perkakasan mekanikal
☐ Topeng pateri tidak menutupi sebarang pad ujian
☐ Rangkaian dikongsi atau digandingkan mempunyai titik ujian atau pautan 0-ohm yang membolehkan pengasingan kerosakan
☐ TCK/TMS/TDI/TDO/TRST telah dikeluarkan dan setiap peranti IEEE 1149.1 telah disahkan dalam rantaian imbasan
☐ Satu kaedah ujian pelengkap diberikan kepada setiap rangkaian atau komponen yang tidak dapat dicapai oleh rantaian imbasan dan ICT
☐ Kawasan berketumpatan tinggi atau berkelajuan tinggi mempunyai pelan sandaran yang didokumenkan (imbasan sempadan, pemeriksaan, atau ujian fungsian) dan bukannya pad ujian paksa
☐ Pakej berterminasi bawah (BGA/QFN) diliputi oleh SPI/AOI/X-ray dan bukannya dibiarkan kepada ujian elektrik semata-mata
Dapatkan Semakan Fail Sebelum Penggunaan Alat
Jika sesuatu papan sedang menuju ke pelepasan susun atur, serahkan Gerber dan BOM — dengan lapisan titik ujian disertakan, jika ada — melalui PCBCart'sSemakan DFM Percumadi samping aSebutharga pemasangan PCBmeletakkan fail di hadapan penyemak kejuruteraan sebelum pemesinan bermula. Semakan DFM Percuma itu sendiri dibina berdasarkan perkara kebolehbikinan — semakan gerudi, lapisan isyarat/bercampur, kuasa/tanah, topeng pateri, dan sutera skrin — dan bukannya khusus pada capaian ujian, jadi adalah wajar untuk menyatakan item senarai semak di atas dalam nota sebut harga jika pandangan berfokus DFT dikehendaki bersama-sama dengan lulus kebolehbikinan. PCBCart diperakui IATF 16949 untuk proses pemasangan PCBA HMLV, dengan SPI/AOI 3D, X-ray luar talian, dan talian kebolehkesanan MES Pintar yang meliputi jurang pemeriksaan dan salasilah BGA/QFN yang disebut dalam senarai semak ini.
Sumber yang Berguna
Perkhidmatan Pemeriksaan Artikel Pertama untuk semua Pesanan Perhimpunan PCB
Perbandingan AOI, ICT dan AXI serta Masa Untuk Menggunakannya semasa Pemasangan PCB SMT
