การบรรจุภัณฑ์แบบไดเปลือย (Bare-die Packaging) เป็นรูปแบบของการบรรจุภัณฑ์ที่ยึดติดไดโดยตรงเข้ากับซับสเตรตเพื่อกำจัดแพ็กเกจ IC และพาราซิติกที่เกี่ยวข้อง โดยในด้านนี้จะถูกครอบงำด้วยการเชื่อมต่อสองประเภทหลัก ได้แก่ชิปบนบอร์ด (COB)และฟลิปชิป เทคโนโลยีการประกอบในระดับไดทั้งสองแบบถูกจัดอยู่ภายใต้หมวดหมู่เดียวกัน แต่สามารถแยกความแตกต่างได้ในแง่ของทิศทางการวางได สถาปัตยกรรมของอินเตอร์คอนเน็กต์ และส่งผลต่อความหนาแน่นของ I/O ความซับซ้อนของกระบวนการ และสมรรถนะทางไฟฟ้า ความแตกต่างนี้ถูกนำไปใช้ในเกือบทุกโครงการวิศวกรรมในลำดับถัดไป รวมถึงการออกแบบซับสเตรต วิธีการตรวจสอบ และอื่น ๆ
COB เทียบกับ Flip Chip
ในการประกอบแบบ COB ไดจะถูกวางคว่ำลงโดยให้วงจรที่ทำงานอยู่หันออกจากแผ่นรอง แรงค์ลวดเชื่อมต่อขนาดเล็กมาก ซึ่งมักทำจากทองหรือทองแดง ทำหน้าที่นำการเชื่อมต่อทางไฟฟ้าจากแผ่นรองเชื่อมต่อรอบขอบของไดไปยังแผ่นรองเหล่านี้บนแผ่นรองรับ หลังการเชื่อมต่อแล้ว จะเคลือบอีพ็อกซีแบบ glob-top ลงบนห่วงลวดและไดที่เปิดโล่งเพื่อป้องกันทางกล และเพื่อปิดผนึกกับสภาพแวดล้อมรอบข้าง
ชิปแบบพลิกกลับ (Flip chip) จะกลับด้านการจัดวางนี้: ไดจะถูกติดตั้งโดยหันหน้าลง โดยมีบัมพ์ประสานหรือตอทองแดงที่สร้างขึ้นโดยตรงบนผิวหน้าที่ใช้งาน และเชื่อมต่อกับแผ่นรองบนซับสเตรตที่จัดวางให้ตรงกันด้านล่าง วิธีนี้กำจัดลูปลวดเชื่อมออกไปอย่างสิ้นเชิง ทำให้ได้เส้นทางไฟฟ้าที่สั้นกว่าและตรงกว่าอย่างมากระหว่างไดกับซับสเตรต จากนั้นจะมีการหยอดอีพ็อกซีชนิดอันเดอร์ฟิลเพื่อเสริมความแข็งแรงเชิงกลให้กับข้อต่อบัดกรี และลดปัญหาความไม่สอดคล้องของการขยายตัวทางความร้อนระหว่างไดซิลิกอนกับซับสเตรต
ความแตกต่างทางโครงสร้างนี้ — ระหว่างการบอนด์ลวดที่ขอบชิพกับการเชื่อมต่อแบบบัมพ์ชนิดแอเรียอาร์เรย์ — เป็นพื้นฐานของความแตกต่างหลักระหว่างสองวิธีนี้ รวมถึงข้อได้เปรียบด้านสมรรถนะทางไฟฟ้าโดยธรรมชาติของฟลิปชิพ: การเชื่อมต่อที่สั้นกว่าจะทำให้ค่าความเหนี่ยวนำ寄生 (parasitic inductance) และความต้านทานลดลงโดยตรง ซึ่งเป็นปัจจัยที่มีความสำคัญอย่างยิ่งในงานประยุกต์ความเร็วสูงและงาน RF
การพิจารณาความหนาแน่นของ I/O
ในการประกอบแบบ COB จำนวน I/O ถูกจำกัดโดยเส้นรอบรูปของได เนื่องจากแผ่นรองลวดบอนด์ต้องมีระยะห่างเพียงพอเพื่อป้องกันการลัดวงจรระหว่างการบอนด์ และรูปทรงของลูปลวดก็ยังสร้างขีดจำกัดในทางปฏิบัติเพิ่มเติม ดังนั้นจำนวนขาจึงเพิ่มขึ้นตามเส้นรอบรูปของได ซึ่งเพียงพอสำหรับอุปกรณ์ที่มีความซับซ้อนปานกลาง แต่กลับกลายเป็นข้อจำกัดมากขึ้นเรื่อย ๆ เมื่อความต้องการจำนวนขาเพิ่มสูงขึ้น
ชิปแบบพลิกกลับด้าน (Flip chip) หลีกเลี่ยงข้อจำกัดนี้ได้ด้วยสถาปัตยกรรมการเชื่อมต่อแบบอาเรย์ทั่วพื้นที่ (area-array interconnect) เนื่องจากปุ่มบัมพ์ถูกกระจายอยู่ทั่วทั้งผิวหน้าชิปแทนที่จะถูกจำกัดอยู่เพียงบริเวณขอบ ความหนาแน่นของ I/O จึงเพิ่มสเกลตามพื้นที่ของไดแทนที่จะเป็นเส้นรอบรูปของได — และเมื่อขนาดไดใหญ่ขึ้น พื้นที่จะเพิ่มขึ้นในสัดส่วนที่มากกว่าเส้นรอบรูป วิธีนี้ทำให้ชิปแบบพลิกกลับด้านสามารถรองรับจำนวนขา I/O ที่สูงกว่ามากและระยะห่างบัมพ์ที่ถี่กว่า จึงกลายเป็นวิธีการเชื่อมต่อที่ได้รับความนิยมสำหรับอุปกรณ์ที่มีความซับซ้อนสูง เช่น โปรเซสเซอร์ FPGA ASIC และหน่วยความจำความหนาแน่นสูง ซึ่งการใช้การบอนด์ด้วยลวดจะไม่สามารถทำได้จริงที่ความหนาแน่นของขาที่ต้องการ
ข้อพิจารณาด้านกระบวนการและอุปกรณ์
การประกอบ COB ดำเนินตามลำดับขั้นที่เป็นมาตรฐานอย่างดี ได้แก่ การยึดได (die attach), การบอนด์ลวด (แบบบอลหรือเวดจ์), การตรวจสอบ และการหุ้ม encapsulation การควบคุมกระบวนการมุ่งเน้นที่พารามิเตอร์อย่างเช่น แรงดึงและความแข็งแรงต่อแรงเฉือนของบอนด์ รูปทรงลูปลวด และความแม่นยำของตำแหน่งแพด ซึ่งเป็นตัวแปรที่ค่อนข้างผ่อนปรนและมีลักษณะเฉพาะที่เป็นที่เข้าใจกันอย่างดีในอุตสาหกรรม
การประกอบแบบฟลิปชิปเกี่ยวข้องกับลำดับกระบวนการที่มีความต้องการสูงกว่า โดยปกติการสร้างบัมพ์จะดำเนินการในระดับเวเฟอร์ก่อนการแยกได จากนั้นจึงตามด้วยอุปกรณ์วางชิ้นงานความแม่นยำสูงที่สามารถจัดวางให้ตรงกันได้อย่างละเอียด เนื่องจากความแม่นยำของการลงทะเบียนระหว่างบัมพ์กับแผ่นแพดมีความสำคัญอย่างยิ่งเมื่อระยะพิชช์ลดลง การเชื่อมต่อจะทำได้ผ่านกระบวนการรีโฟลว์ การอัดร้อน (thermocompression) หรือเทอร์โมโซนิก ขึ้นอยู่กับองค์ประกอบของบัมพ์และระยะพิชช์ จากนั้นจึงตามด้วยการจ่ายอันเดอร์ฟิลและการอบให้แข็งตัว การผสมผสานกันของข้อกำหนดการจัดแนวแบบพิชช์ละเอียด การเตรียมเวเฟอร์เพิ่มเติม และความท้าทายในการตรวจสอบจุดเชื่อมต่อ — ข้อต่อประสานถูกซ่อนอยู่ใต้ไดและต้องใช้เอกซเรย์หรือการใช้กล้องจุลทรรศน์อะคูสติกเพื่อการตรวจสอบ เนื่องจากไม่สามารถตรวจสอบด้วยการมองเห็นโดยตรงได้ — ทำให้ฟลิปชิปเป็นกระบวนการที่ต้องใช้เงินลงทุนสูงกว่าและต้องควบคุมอย่างเข้มงวดมากกว่าการบอนด์ด้วยลวด
ความเหมาะสมของแอปพลิเคชัน
COB มักถูกนำไปใช้กับการออกแบบที่มีความอ่อนไหวต่อค่าใช้จ่ายและมีข้อกำหนด I/O ในระดับปานกลาง เช่น โมดูลเซนเซอร์ สมาร์ตการ์ด องค์ประกอบ RFID ไอซีไดรเวอร์ และอาร์เรย์ LED ซึ่งการลดพื้นที่บนบอร์ดเป็นสิ่งสำคัญ แต่ไม่ได้ต้องการความหนาแน่น I/O ที่สูงเป็นพิเศษหรือสมรรถนะทางไฟฟ้าที่สุดขีด เกณฑ์ด้านอุปกรณ์ที่ต่ำกว่าและความเป็นผู้ใหญ่ของกระบวนการที่ได้รับการพิสูจน์แล้ว ยังทำให้ COB เหมาะอย่างยิ่งสำหรับสภาพแวดล้อมการผลิตแบบผสมสูง ปริมาณต่ำ ที่มีการเปลี่ยนประเภทไดบ่อยครั้ง
โดยทั่วไปแล้วเทคโนโลยีฟลิปชิปมักถูกนำมาใช้กับแอปพลิเคชันที่มีประสิทธิภาพสูง มีจำนวนขา I/O สูง หรือมีข้อจำกัดด้านพื้นที่ ซึ่งข้อจำกัดด้านความหนาแน่นและสมรรถนะทางไฟฟ้าของการเชื่อมต่อแบบลวดกลายเป็นปัจจัยคุมกำเนิด ไม่ว่าจะเป็นโปรเซสเซอร์ โมดูล RF front-end หน่วยความจำความเร็วสูง และการออกแบบ System-in-Package (SiP) ขั้นสูง ซึ่งการลดความยาวอินเตอร์คอนเน็กต์และอุปนามอินดักแตนซ์ (parasitic inductance) จะให้ประโยชน์ด้านสมรรถนะที่สามารถวัดได้
การเลือกใช้ระหว่างสองวิธีนี้ควรกำหนดโดยข้อกำหนดด้าน I/O ของได เป้าหมายด้านสมรรถนะทางความร้อนและไฟฟ้า ข้อจำกัดด้านต้นทุน ข้อพิจารณาในการตรวจสอบและการซ่อมแก้ไข และปริมาณการผลิต — ไม่มีวิธีใดวิธีหนึ่งที่เหมาะสมกว่าในทุกกรณีอย่างเป็นสากล
หากโครงการของคุณเกี่ยวข้องกับการประกอบระดับได COB ทาง PCBCart มีเส้นทางการผลิตแบบต่อเนื่องตั้งแต่การยึดไดเปล่าและการหุ้มป้องกัน ไปจนถึงPCBAการประกอบกล่อง และการบูรณาการระบบ ช่วยให้การผลิตในระดับอุปกรณ์และระดับระบบสามารถถูกรวมเข้าไว้ในห่วงโซ่อุปทานเดียวได้ หากต้องการพูดคุยเกี่ยวกับข้อกำหนดเฉพาะของโครงการของคุณ โปรดติดต่อทีมวิศวกรรมของ PCBCart.
แหล่งข้อมูลที่เป็นประโยชน์
•การทดสอบ AOI
•Via-in-Pad
•แพ็กเกจ SMT
•ประโยชน์ของการประกอบบ็อกซ์บิลด์
•จากต้นแบบสู่การผลิตจริง: การจัดการความเสี่ยงในการขยายกำลังการผลิต NPI ด้วยพาร์ตเนอร์ EMS แบบ HMLV
