F1: Wie wählt man das Material für Leiterplatten (Printed Circuit Board, PCB) aus?
A1:Leiterplattenmaterialmuss vollständig auf der Balance zwischen Designanforderungen, Serienproduktion und Kosten basieren. Die Designanforderungen umfassen elektrische Faktoren, die bei der Hochgeschwindigkeits‑PCB‑Entwicklung ernsthaft berücksichtigt werden sollten. Darüber hinaus sollten die Dielektrizitätskonstante und der dielektrische Verlust im Hinblick darauf betrachtet werden, ob sie zur jeweiligen Frequenz passen.
F2: Wie lässt sich Hochfrequenzstörung vermeiden?
A2: Das führende Prinzip zur Überwindung von Hochfrequenzstörungen besteht darin, Übersprechen so weit wie möglich zu reduzieren. Dies kann erreicht werden, indem der Abstand zwischen Hochgeschwindigkeitssignalen und analogen Signalen vergrößert oder Masse-Schutz- bzw. Abschirmleiter neben analogen Signalen vorgesehen werden. Darüber hinaus sollte die durch die digitale Masse auf die analoge Masse verursachte Rauschstörung sorgfältig berücksichtigt werden.
F3: Wie sollten Leiterbahnen für differentielle Signale geführt werden?
A3: Beim Design von Leiterbahnen, die differentielle Signale führen, sollten zwei Punkte im Fokus stehen. Zum einen sollte die Länge der beiden Leitungen gleich sein; zum anderen sollte der Abstand zwischen den beiden Leitungen parallel verlaufen.
F4: Wie sollten Leiterbahnen für differentielle Signale geführt werden, wenn am Ausgangsanschluss nur eine einzige Taktsignalleitung vorhanden ist?
A4: Die Voraussetzung für die Führung von Leiterbahnen mit differentiellen Signalen ist, dass sowohl die Signalquellen als auch die Empfangsseite differentielle Signale sein müssen. Daher kann eine differentielle Leitungsführung niemals bei Taktsignalen funktionieren, die nur einen einzigen Ausgang haben.
F5: Kann ein angepasster Widerstand zwischen differentiellen Paaren am Empfangsende hinzugefügt werden?
A5: Der angepasste Widerstand wird normalerweise am Empfangsende zwischen differentiellen Paaren hinzugefügt und sein Wert entspricht dem differentiellen Wellenwiderstand. Dadurch wird die Signalqualität besser.
F6: Warum sollten differentiell geführte Leiterbahnen dicht beieinander und parallel verlaufen?
A6: Differentielle Leiterbahnen sollten ausreichend nahe beieinander und parallel geführt werden. Der Abstand zwischen differentiellen Leiterbahnen wird durch die differentielle Impedanz bestimmt, die ein entscheidender Referenzparameter bei der Auslegung differentieller Paare ist.
F7: Wie lassen sich Konflikte zwischen manueller Leitungsführung und automatischem Routing bei Hochgeschwindigkeitssignalen lösen?
A7: Heutzutage sind die meisten automatischen Router in der Lage, die Leitungsführungsmethode und die Anzahl der Durchkontaktierungen durch das Setzen von Randbedingungen zu steuern. Alle EDA-Unternehmen unterscheiden sich stark voneinander in Bezug auf Leitungsführungsmethoden und die Festlegung von Randbedingungen. Die Schwierigkeit der automatischen Leitungsführung hängt eng mit der Leistungsfähigkeit der Leitungsführung zusammen. Daher kann dieses Problem durch die Auswahl eines Routers mit hoher Leitungsführungsfähigkeit gelöst werden.
F8: In der Hochgeschwindigkeits‑PCB‑Entwicklung können die freien Bereiche der Signallagen mit Kupfer beschichtet werden. Wie sollte das Kupfer auf mehreren Signallagen in Bezug auf Masse- und Versorgungsebenen verteilt werden?
A8: Im Allgemeinen wird die Kupferbeschichtung in freien Bereichen meist mit Masse verbunden. Der Abstand zwischen der Kupferbeschichtung und den Signalleitungen sollte streng ausgelegt werden, da die beschichtete Kupferschicht den Wellenwiderstand geringfügig verringert. Gleichzeitig darf der Wellenwiderstand der anderen Lagen nicht beeinflusst werden.
F9: Kann der Wellenwiderstand auf einer Power-Plane mit dem Microstrip-Leitungsmodell ermittelt werden? Kann das Microstrip-Leitungsmodell für Signale zwischen Power-Plane und Ground-Plane verwendet werden?
A9: Ja. Während des Verfahrens zur Berechnung der charakteristischen Impedanz können sowohl die Versorgungsebene als auch die Masseebene als Referenzebene betrachtet werden.
F10: Können die durch Automatisierung auf hochdichten Leiterplatten erzeugten Testpunkte die Testanforderungen der Massenproduktion erfüllen?
A10: Es hängt im Einzelfall davon ab, ob die Vorschriften für Testpunkte mit den Anforderungen der Testgeräte vereinbar sind. Außerdem kann es bei sehr dichter Leiterbahnführung und sehr strengen Vorschriften für Testpunkte unmöglich sein, auf jedem Leitungsabschnitt Testpunkte zu platzieren. Natürlich können manuelle Methoden eingesetzt werden, um Testpunkte zu ergänzen.
F11: Kann das Hinzufügen von Testpunkten die Qualität von Hochgeschwindigkeitssignalen beeinflussen?
A11: Alles hängt vom jeweiligen Fall ab, also von der Methode, mit der Testpunkte hinzugefügt werden, und von der Laufgeschwindigkeit der Signale. Grundsätzlich werden Testpunkte entweder hinzugefügt, indem man sie in die Leiterbahnen einfügt oder ein Segment herausführt. Beide Methoden können Hochgeschwindigkeitssignale mehr oder weniger beeinflussen, und das Ausmaß der Beeinflussung hängt von der Frequenz und der Flankensteilheit der Signale ab.
F12: Wenn mehrere Leiterplatten zu einem System verbunden werden, wie sollten die Masseleitungen der einzelnen Leiterplatten verbunden werden?
A12: Basierend auf dem Kirchhoffschen Stromgesetz wird, wenn Leistung oder Signale von Platine A zu Platine B gesendet werden, eine äquivalente Strommenge von der Massefläche zu Platine A zurückgeführt, und der Strom auf der Massefläche fließt auf dem Pfad zurück, dessen Impedanz am geringsten ist. Daher darf die Anzahl der Pins, die zur Massefläche beitragen, an jeder Schnittstelle der Leistungs- oder Signalverbindung niemals zu gering sein, sodass sowohl die Impedanz als auch das Rauschen auf der Masse reduziert werden können. Zusätzlich sollte der gesamte Stromkreis analysiert werden, insbesondere der Abschnitt, in dem der Strom am größten ist, und die Verbindung der Massefläche oder der Masseleitungen sollte angepasst werden, um den Stromfluss zu steuern und den Einfluss auf andere empfindliche Signale zu verringern.
F13: Können Bezugspotentialleitungen in der Mitte von differentiellen Signalleitungen hinzugefügt werden?
A13: Grundsätzlich können zwischen differentiellen Signalleitungen keine Masseleitungen hinzugefügt werden, da die größte Bedeutung des Prinzips der differentiellen Signalleitung in dem Vorteil liegt, der durch die gegenseitige Kopplung zwischen den differentiellen Signalleitungen entsteht, wie z. B. Flusskompensation, Störfestigkeit usw. Die Kopplungswirkung würde zerstört, wenn zwischen ihnen Masseleitungen hinzugefügt würden.
F14: Was ist das Prinzip bei der Auswahl geeigneter Leiterplatten- und Abdeckungs-Massepunkte?
A14: Das Prinzip besteht darin, das Chassis-Massepotential zu nutzen, um einen Pfad mit niedriger Impedanz für den Rückstrom bereitzustellen und den Verlauf dieses Rückstrompfads zu steuern. Beispielsweise kann eine Schraube in der Nähe von Hochfrequenzbauteilen oder Takterzeugern verwendet werden, um die Massefläche der Leiterplatte mit der Chassis-Masse zu verbinden, um die gesamte Stromschleifenfläche so weit wie möglich zu verkleinern, das heißt, um elektromagnetische Störungen zu reduzieren.
F15: Wo sollte das PCB-Debugging beginnen?
A15: Was digitale Schaltungen betrifft, sollten die folgenden Schritte in dieser Reihenfolge durchgeführt werden. Erstens sollten alle Leistungswerte überprüft werden, um sicherzustellen, dass sie im Mittel die Designanforderungen erfüllen. Zweitens sollten alle Taktfrequenzen überprüft werden, um sicherzustellen, dass sie normal arbeiten und dass es an den Flanken keine nicht-monotonen Probleme gibt. Drittens sollten die Reset-Signale überprüft werden, um sicherzustellen, dass sie die Standardanforderungen erfüllen. Wenn das Obige bestätigt wurde, sollte der Chip im ersten Taktzyklus Signale ausgeben. Anschließend wird das Debugging auf Grundlage des Systemlaufprotokolls und des Busprotokolls durchgeführt.
F16: Was ist der beste Ansatz für das Design einer Hochgeschwindigkeits- und Hochdichte-Leiterplatte, wenn die Leiterplattenfläche fest vorgegeben ist?
A16: Im Prozess des Hochgeschwindigkeits- und Hochdichte-PCB-Designs sollte dem Übersprechen besondere Aufmerksamkeit geschenkt werden, da es das Timing und die Signalintegrität stark beeinflusst. Es werden einige Designlösungen vorgeschlagen. Erstens sollte die Kontinuität und Anpassung der charakteristischen Impedanz der Leiterbahnen kontrolliert werden. Zweitens sollte auf den Leiterbahnabstand geachtet werden; dieser beträgt normalerweise das Doppelte der Leiterbahnbreite. Drittens sollten geeignete Abschlussmethoden ausgewählt werden. Viertens sollte das Routing in benachbarten Lagen in unterschiedlichen Richtungen erfolgen. Fünftens können Blind- und Buried-Vias verwendet werden, um die Routing-Fläche zu vergrößern. Zusätzlich sollten differentieller Abschluss und Gleichtaktabschluss beibehalten werden, um den Einfluss auf Timing und Signalintegrität zu verringern.
F17: LC-Schaltungen werden üblicherweise zur Filterung von Wellen in der analogen Leistungstechnik eingesetzt. Warum funktionieren LC-Schaltungen manchmal besser als RC-Schaltungen?
A17: Der Vergleich zwischen LC und RC sollte auf der Annahme basieren, dass Frequenzband und Induktivität passend ausgewählt sind. Da die Reaktanz der Induktivität mit der Induktivität und der Frequenz zusammenhängt, schneidet LC schlechter ab als RC, wenn die Störfrequenz der Versorgung zu niedrig ist und die Induktivität nicht hoch genug ist. Ein Nachteil von RC besteht jedoch darin, dass der Widerstand selbst Energie mit geringer Effizienz verbraucht.
F18: Was ist der optimale Weg, die EMV-Anforderungen ohne Kostendruck zu erfüllen?
A18: Die Kosten der Leiterplatte (PCB) steigen in der Regel aufgrund von EMV, da die Lagenanzahl erhöht wird, um die Abschirmwirkung zu verstärken, und einige Bauteile wie Ferritperlen oder Drosseln vorgesehen werden, die zur Unterdrückung hochfrequenter Oberwellenkomponenten eingesetzt werden. Darüber hinaus sollten andere Abschirmstrukturen in anderen Systemen verwendet werden, umden Anforderungen der EMV gerecht werden. Erstens sollten möglichst viele Bauteile mit niedriger Slew-Rate eingesetzt werden, um die von Signalen erzeugten Hochfrequenzanteile zu verringern. Zweitens dürfen Hochfrequenzbauteile niemals zu nahe an externen Steckverbindern platziert werden. Drittens sollten Impedanzanpassung, Leitungslage und Rückstrompfad von Hochgeschwindigkeitssignalen sorgfältig ausgelegt werden, um Hochfrequenzreflexionen und -abstrahlung zu reduzieren. Viertens sollten ausreichend Entkopplungskondensatoren an den Versorgungspins platziert werden, um das Rauschen auf der Versorgungs- und Massefläche zu verringern. Fünftens kann die Masse in der Nähe externer Steckverbinder von der Massefläche abgetrennt werden, und die Steckverbinder-Masse sollte in der Nähe der Gehäusemasse liegen.
F19: Wenn eine Leiterplatte mehrere digitale/analoge Module enthält, besteht die übliche Lösung darin, digitale und analoge Module zu trennen. Warum?
A19: Der Grund für die Trennung von digitalen und analogen Modulen ist, dass Rauschen in der Regel an der Stromversorgung und Masse beim Umschalten zwischen hohem und niedrigem Pegel entsteht und das Ausmaß des Rauschens mit der Signalgschwindigkeit und der Stromstärke zusammenhängt. Wenn analoge und digitale Module nicht getrennt werden und das von den digitalen Modulen erzeugte Rauschen größer ist und die Schaltung im analogen Bereich ähnlich ist, werden analoge Signale selbst dann vom Rauschen beeinflusst, wenn sich analoge und digitale Signale nicht kreuzen.
F20: Wie sollte bei Hochgeschwindigkeits‑PCB‑Designs die Impedanzanpassung umgesetzt werden?
A20: Was das High-Speed-PCB-Design betrifft,Impedanzanpassungist eine der wichtigsten Überlegungen. Der Wellenwiderstand steht in einem absoluten Verhältnis zur Leiterführung. Beispielsweise wird der charakteristische Wellenwiderstand von mehreren Faktoren bestimmt, darunter der Abstand zwischen der Microstrip- oder Stripline/Double-Stripline-Lage und der Referenzlage, die Leiterbahnbreite, das PCB-Material usw. Anders ausgedrückt kann der charakteristische Wellenwiderstand niemals festgelegt werden, bevor die Leiterführung definiert ist. Die wesentliche Lösung für dieses Problem besteht darin, das Auftreten von Impedanzdiskontinuitäten so weit wie möglich zu verhindern.
F21: Welche Maßnahmen sollten im Hochgeschwindigkeits‑PCB‑Design unter Berücksichtigung von EMC/EMI ergriffen werden?
A21: Allgemein gesprochen sollte das EMI/EMC-Design sowohl aus abgestrahlter als auch aus leitungsgebundener Sicht betrachtet werden. Ersteres gehört zu dem Frequenzbereich, der höher ist (mehr als 30 MHz), während Letzteres zu dem Frequenzbereich gehört, der niedriger ist (weniger als 30 MHz). Daher sollten sowohl der Hochfrequenz- als auch der Niederfrequenzbereich beachtet werden. Ein gutes EMI/EMC-Design sollte bei der Platzierung der Komponenten beginnen,PCB-AufbauRouting, Komponentenauswahl usw. Sobald diese Aspekte unberücksichtigt bleiben, können die Kosten möglicherweise steigen. Zum Beispiel sollte der Taktgenerator nach Möglichkeit nicht in der Nähe des externen Steckverbinders platziert werden. Zusätzlich sollten die Verbindungspunkte zwischen Leiterplatte und Gehäuse sorgfältig ausgewählt werden.
F22: Was ist Routing-Topologie?
A22: Routing-Topologie, auch Routing-Reihenfolge genannt, bezeichnet die Reihenfolge des Routings in einem Netzwerk mit mehreren Endpunkten.
F23: Wie sollte die Routing-Topologie angepasst werden, um die Erhöhung vonSignalintegrität?
A23: Diese Art von Netzwerksignalen ist so komplex, dass sich die Topologie je nach Richtung, Ebene und Signalart unterscheidet. Daher ist es schwierig zu beurteilen, welche Art von Signalen für die Signalqualität vorteilhaft ist.
F24: Was ist der Grund für die Kupferbeschichtung?
A24: Es gibt in der Regel mehrere Gründe für eine Kupferbeschichtung. Erstens hat eine großflächige Masse- oder Versorgungskupferfläche eine Abschirmwirkung, und einige spezielle Masseflächen, wie z. B. PGND, können eine Schutzfunktion übernehmen. Zweitens sollte zur Sicherstellung einer hohen Leistung der Galvanisierung oder um ein Verziehen des Laminats zu verhindern, auf Leiterplatten mit wenig Leiterbahnen Kupfer beschichtet werden. Drittens ergibt sich die Kupferbeschichtung aus den Anforderungen an die Signalintegrität. Für hochfrequente Digitalsignale sollte ein vollständiger Rückstrompfad bereitgestellt und die DC-Netzwerkverdrahtung reduziert werden. Darüber hinaus sollte auch die Wärmeableitung berücksichtigt werden.
F25: Was ist Rückstrom?
A25: Wenn Hochgeschwindigkeits-Digitalsignale laufen, fließen die Signale vom Treiber zum Leiterträger entlang der Leiterplatten-Übertragungsleitung und kehren dann über den kürzesten Weg entlang Masse oder Versorgung zum Treiberanschluss zurück. Die rücklaufenden Signale an Masse oder Versorgung werden als Rückstrom bezeichnet.
F26: Wie viele Arten von Terminals gibt es?
A26: Der Abschluss, auch Matching genannt, wird üblicherweise in Quellabschluss und Lastabschluss unterteilt. Ersterer bezieht sich auf Serienwiderstands-Matching, während Letzterer sich auf Parallel-Matching bezieht. Es stehen viele Methoden zur Verfügung, darunter Pull-up-Widerstand, Pull-down-Widerstand, Davenan-Matching, AC-Matching, Schottky-Dioden-Matching usw.
F27: Welche Elemente können die Matching-Typen bestimmen?
A27: Der Matching-Typ wird in der Regel durch die Eigenschaften des BUFFERS, die Topologie, die Pegelklassifizierungen und die Art der Beurteilung bestimmt. Außerdem müssen auch das Tastverhältnis des Signals und der Energieverbrauch des Systems berücksichtigt werden.
F28: Welche Inspektion sollte an der Leiterplatte durchgeführt werden, bevor sie vom Hersteller freigegeben wird?
A28: Die meisten Leiterplattenhersteller führen vor dem Verlassen des Werks einen Ein-/Aus-Test an Leiterplatten durch, um sicherzustellen, dass alle Schaltungen korrekt verbunden sind. Bis jetzt führen einige fortschrittliche Hersteller eine Röntgeninspektion durch, um Hindernisse beim Ätzen oder Laminieren zu finden. Bei Produkten, die eine SMT-Bestückung durchlaufen, wird in der Regel ICT eingesetzt, wofür während der Leiterplattendesignphase ICT-Testpunkte vorgesehen werden müssen. Sobald Probleme auftreten, wird eine spezielle Art vonRöntgeninspektionkann ebenfalls verwendet werden.
F29: Bei einer Schaltung, die aus mehreren Leiterplatten besteht, sollten diese die gleiche Masse teilen?
A29: Ein aus mehreren Leiterplatten bestehender Schaltkreis sollte normalerweise dieselbe Masse teilen, da es unpraktisch ist, mehrere Spannungsversorgungen in einem einzigen Schaltkreis einzusetzen. Natürlich können, wenn es die Bedingungen erlauben, auch unterschiedliche Spannungsversorgungen verwendet werden. Das hilft letztendlich, Störungen zu reduzieren.
F30: Wie sollte ESD bei einem System berücksichtigt werden, das DSP und PLD enthält?
A30: Was gewöhnliche Systeme betrifft, sollten zunächst die Teile betrachtet werden, die direkten Kontakt mit Menschen haben, und es sollten geeignete Schutzmaßnahmen an Schaltungen und Strukturen vorgenommen werden. Das Ausmaß des Einflusses, den ESD auf das System ausübt, wird in der Regel je nach Situation bestimmt. In trockener Umgebung wird ESD stärker, insbesondere bei Systemen, die empfindlicher sind. Auch wenn größere Systeme weniger offensichtliche Auswirkungen durch ESD aufweisen, sollte ihnen dennoch mehr Aufmerksamkeit geschenkt werden.
F31: Bei einem 4-lagigen Leiterplattendesign, welche Seite sollte auf beiden Seiten mit Kupfer beschichtet werden?
A31: Für die Kupferbeschichtung sollten folgende Aspekte berücksichtigt werden: Abschirmung, Wärmeableitung, Verstärkung und Anforderungen der Leiterplattenfertigung. Daher sollte der Hauptgrund im Vordergrund stehen. Zum Beispiel sollte bei der Hochgeschwindigkeits-PCB-Entwicklung die Abschirmung am meisten berücksichtigt werden. Flächenmasse ist vorteilhaft für die EMV, und die Kupferbeschichtung sollte vollständig erfolgen, um „einsame Inseln“ zu vermeiden. Allgemein gilt: Wenn die Bauteile auf der Oberfläche zu viele Leiterbahnen erhalten, wird es schwierig, die Kupferfolie intakt zu halten. Daher wird empfohlen, Leiterplatten mit vielen oberflächenmontierten Bauteilen oder umfangreicher Verdrahtung nicht mit Kupfer zu beschichten.
F32: Ist es im Prozess des Clock-Routings notwendig, auf beiden Seiten eine Masseabschirmung hinzuzufügen?
A32: Es hängt vom Übersprechen oder der EMI der Leiterplatte ab. Wenn Abschirmungs-Masseleitungen nicht richtig verarbeitet werden, hat dies im Gegenteil negative Auswirkungen.
F33: Wie lautet die Strategie für die Taktführung bei Signalen mit unterschiedlichen Frequenzen?
A33: In Bezug auf das Routing von Taktleitungen sollte zunächst eine Signalintegritätsanalyse durchgeführt und die Routingprinzipien festgelegt werden. Anschließend wird das Routing auf Grundlage dieser Prinzipien implementiert.
