Il moderno sistema elettronico si sta sviluppando nella direzione di package di piccole dimensioni, larga scala e alta velocità, poiché la densità dei chip diventa sempre maggiore nei sistemi SLSI (super-large-scale integration). Ciò comporta alcuni problemi inevitabili, come il modo di analizzare e gestire le interconnessioni e i problemi di impilamento nel progetto di circuiti ad alta velocità. Attualmente, la frequenza radio dei prodotti elettronici raggiunge centinaia o migliaia di MHz e sia il fronte di salita che quello di discesa diventano così ripidi che le regole di layout PCB e la costante dielettrica del materiale del substrato risultano estremamente cruciali per le prestazioni elettriche del sistema nel processo di progettazione di tali prodotti.
Come processo e fase significativa nella maggior parte delle attuali ricerche sui prodotti elettronici,PCB ad alta velocitàLa progettazione ha evidenziato i principali problemi, tra cui il problema di temporizzazione, le interferenze di rumore e le EMI (interferenze elettromagnetiche), le cui soluzioni sono correlate al normale funzionamento della progettazione del sistema.
Ora, i metodi di progettazione tradizionali portano a una bassa affidabilità e a un basso tasso di successo dei prodotti, il che conferisce un elevato valore pratico e ampie prospettive di mercato alla ricerca sulla progettazione di PCB ad alta velocità nei sistemi di applicazione embedded.
La Figura 1 mostra il frame di funzione dell’RTU (unità terminale remota) incorporata.
Dalla Figura 1 si può vedere che questo sistema è una struttura di comunicazione verticale composta da uno strato di accumulo dati contenente l’unità di energia elettrica, l’unità sensore e l’unità di misura di grandezze analogiche, da uno strato di trasmissione dati contenente il gateway che regola i dati nello strato di accumulo dati tramite i comandi provenienti dal centro ingegneristico ricevente su Internet e da uno strato di elaborazione dati che è implementato dal software di monitoraggio APP, che memorizza e analizza i dati in tempo reale e genera curve di dati rivolte all’interfaccia utente, in modo da aumentare la flessibilità e l’efficienza di gestione dell’accumulo dei dati.
L’hardware di questo sistema RTU IoT embedded è costituito principalmente da USB2.0, processore AT91SAM9263, CAN, SDRAM, Nand Flash, Data Flash, controller Ethernet, chip di clock, interfaccia RS232/485, gestione dell’alimentazione e moduli di accumulo dati.
Basato sul sistema operativo Linux, questo progetto offre maggiori capacità di gestione della memoria e dei dispositivi, in modo da implementare una pianificazione in tempo reale multi-missione che include algoritmi complessi e protocolli di comunicazione, responsabili della connessione di rete, della comunicazione dei dati e dell’accumulo delle configurazioni. La Figura 2 mostra la scheda a circuito stampato dell’RTU progettata in questo articolo.
Supportando il doppio stack IPv6 e IPv4, questo sistema è in grado di garantire prontezza e capacità in tempo reale. Per quanto riguarda l’archiviazione dei dati, il requisito di memorizzazione locale può essere soddisfatto in condizioni di interruzione della comunicazione. Per quanto riguarda l’interfaccia di comunicazione, è dotato di diverse interfacce di comunicazione dati di campo, tra cui RS485, RS232 e CAN, supporta il protocollo di comunicazione Modbus RTU e soddisfa i requisiti di diverse interfacce e di diverse velocità di comunicazione.
• Progettazione dell’impilamento PCB del sistema
Il numero di strati dei PCB è solitamente compreso tra 2 e 32 in base alla difficoltà del progetto. Il PCB a 6 strati in questo progetto è determinato in funzione dell’elevata densità di package dei componenti, del ridotto spazio di instradamento del layout e dell’alta frequenza dei segnali. QuestoDistribuzione degli strati PCBè illustrato nella Figura 3 qui sotto.
La configurazione delle strip line viene rilevata per FLASH e SDRAM in questo sistema e il routing è implementato su Inner Signal 1 e Inner Signal 2.
• Regole di vincolo PCB in questo sistema
Durante la progettazione di PCB ad alta velocità, la continuità d’impedenza e le EMI sono fortemente influenzate dalla spaziatura, dalla lunghezza e dalla larghezza dei conduttori e dall’elaborazione dei loop adiacenti. La qualità del posizionamento dei componenti e del routing è correlata al successo del progetto finale, quindi le regole di vincolo del PCB devono essere stabilite in modo ragionevole.
Hyper Lynx dispone di una funzionalità che interagisce con l’analisi dei diagrammi e il modello IBIS può essere applicato per simulare con precisione la trasmissione delle perdite, i segnali differenziali e il modello dei fori passanti che varia con la frequenza. La rete principale viene simulata prima del routing tramite Line per migliorare la struttura di impilamento del PCB e l’impedenza di instradamento; inoltre, le regole di vincolo per l’instradamento delle reti PCB ad alta velocità vengono progettate in base ai risultati della simulazione per aumentare l’efficienza di progettazione.
• Simulazione PCB di questo sistema
Nel processo di progettazione di PCB ad alta velocità, viene applicato un modello di linea di trasmissione ideale per la simulazione del terminale anteriore, con un numero limitato di linee di segnale simulate per volta. Le linee di trasmissione al terminale posteriore del PCB, tuttavia, sono in realtà piste di instradamento del PCB influenzate dai fori passanti e dallo spostamento dei piani. In queste circostanze, il risultato di simulazione ottenuto è estremamente affidabile.
Nel processo di progettazione del circuito core del sistema, è richiesto che la resistenza di terminazione del segnale a singolo terminale sia compresa nell’intervallo da 40 a 60 Ω e che il valore di soglia del crosstalk tra le linee di segnale sia di 165 mV. Inoltre, per rendere i controller di rete DM9000 e DM9161 auto‑adattabili alla velocità di comunicazione di 100 Mbps, l’impedenza differenziale deve rientrare nella categoria di 100 ± 5 Ω.Simulazione PCBè implementato dal software di simulazione Hyper Lynx sviluppato da Mentor Graphic su SDRAM, linee differenziali Ethernet, integrità di potenza ed EMC.
a. Progettazione SDRAM
Nel processo di progettazione delle stripline, la diafonia e i fori passanti sono le principali cause che portano a ritardi temporali. Anche se il PCB viene realizzato in conformità alle regole di instradamento determinate dagli strumenti di simulazione delle linee, alcuni problemi sono inevitabili, come l’eccessivo numero di pin dei componenti e le dimensioni limitate del PCB. Pertanto, è necessario simulare in modo adeguato più reti tramite strumenti di simulazione della scheda.
In base ai risultati della simulazione, l’intensità di diafonia della rete analogica EBI_D0 e EBI_D2 è superiore a 165 mV. Le due reti attaccano EBI_D1 e cercano il punto di accoppiamento perché la spaziatura non è adeguata tra le linee a forma di serpente nell’area contrassegnata in giallo. Si può dimostrare che l’aumento della spaziatura di instradamento contribuirà a eliminare tale problema. Tuttavia, ciò che ci interessa davvero è perché la rete hack subisce un’interferenza così forte. La ragione risiede probabilmente in una scelta non adeguata del resistore che porta a un’impedenza non adattata. Finora, la resistenza determinata del resistore di terminazione è di 43,1 Ω. In condizioni di eccitazione a 220 MHz, l’onda di simulazione di analisi della rete EBI_D1 è mostrata nella Figura 4 qui sotto.
In base alla Figura 4, si verifica una discontinuità di impedenza sulla linea di trasmissione EMI_D1 e si produce una deformazione delle onde di segnale. Sebbene non possa essere causato un guasto di avvio del sistema, è difficile garantire la stabilità del funzionamento del prodotto. Tornando alla simulazione della scheda, vengono applicati fori passanti e una simulazione di danneggiamento per modificare la resistenza terminale di EBI_D0 ed EBI_D1 a 46,9 Ω. Pertanto, il diagramma di simulazione della diafonia dopo la modifica della resistenza è mostrato nella Figura 5 seguente.
Sulla base di questa figura, si può illustrare che il segnale di rete è stato migliorato e che l’intensità di interferenza generata su EBI_D1 è stata evidentemente ridotta.
b. Progettazione del bus differenziale Internet
Con attributi di alta velocità e interconnessioni 3GIO, il modulo di simulazione della scheda sviluppato da Hyper Lynx applica un percorso dati seriale super veloce e una tecnologia di sincronizzazione della sorgente basata su bus di segnale differenziale, fornendo una soluzione di risoluzione comoda ed altamente efficace per la progettazione di PCB ad alta velocità. Sia il DM9000 che il DM9161 in questo sistema dispongono di due coppie di bus di segnale differenziale ad alta velocità: TX+, TX- e RX+, RX- con impedenza differenziale pari a 100Ω. In base alla teoria della trasmissione, l’impedenza differenziale può essere calcolata in base alla formula:
.
In questa formula, Z si riferisce all’impedenza di trasmissione di ciascuna linea di segnale, che ha un effetto cruciale sulla distanza di comunicazione e sulla capacità di resistenza al rumore. Qui DM9000 è scelto per trasmettere in modo differenziale verso la rete TP_E_TX+ e TP_E_TX-. Per ridurre l’effetto della riflessione, viene inserita una resistenza da 100 Ω in parallelo alle linee di segnale, con l’applicazione di fori passanti.
c. Progettazione dell'integrità di potenza di questo sistema
La Figura 6 è un modello di distribuzione dell’alimentazione di base in cui la corrente viene trasmessa a ciascun conduttore attraverso i piani di alimentazione e poi al piano di massa.
Nel processo di progettazione di PCB ad alta velocità, il consumo di energia in ciascuna unità deve essere calcolato nel sistema del circuito con la larghezza della rete di alimentazione correttamente distribuita e opportunamente aumentata.
L’integrità di potenza dei 6 strati può essere riassunta come segue: la massima caduta di pressione è di 2,1 mV, pari a circa lo 0,06%; la massima densità di corrente è di 16,3 mA/m²; entro una categoria appropriata, se la densità di corrente supera 50 mA/m², la temperatura del PCB aumenterà, il che influisce sul chip principale e sulle linee di segnale durante il funzionamento. L’aumento della larghezza del rame è in grado di ridurre la densità di corrente e l’aumento dello spessore delle piste di segnale è utile per ridurre la temperatura del PCB.
d. Analisi della compatibilità elettromagnetica del sistema
Le interferenze elettromagnetiche sono solitamente trasmesse come portante con segnali utili tramite accoppiamento. In questo progetto, il software di simulazione Hyper Lynx viene utilizzato per analizzare l’intensità di radiazione del PCB dopo la progettazione preliminare. La linea di segnale cruciale, D4, viene prelevata tra l’ARM9 e l’SDRAM con posizioni della sonda rispettivamente a 3 m e 10 m. In presenza di una sorgente di eccitazione a 220 MHz, è possibile ottenere i dati di simulazione secondo gli standard internazionali FCC e CISPR, mostrati nella Figura 7 seguente.
In base ai risultati della simulazione, la breve distanza dal PCB porta a un’elevata radiazione dalla scheda di circuito e la radiazione varia al variare delle frequenze del segnale. Nel processo di progettazione di circuiti ad alta velocità, l’anti-interferenza del PCB può essere ottimizzata mentre l’emissione di rumore deve essere ridotta.
