1960年代にIC（集積回路）の発展とともに隆盛し始めたスルーホール実装技術（THT）は、1970年代後半のLSIの急速な発展に伴い、早くも1980年代に登場した第1世代の表面実装技術（SMT）へと徐々に置き換えられてきた。QFP（クワッド・フラット・パッケージ）を例とする周辺リード型パッケージが、電子パッケージの主流となった。1990年代にはQFPのファインピッチ化が進み、基板実装技術は多くの課題に直面することになった。ファインピッチ技術（FPT）の登場にもかかわらず、0.4mm未満のピッチによる基板レベルの回路実装には、依然として解決すべき多くの技術的問題が存在している。最適な解決策として、1990年代前半に第2世代のSMTであるBGA（ボール・グリッド・アレイ）パッケージが登場した。その後、1990年代にはチップスケールパッケージ（CSP）が注目を集めた。特にフリップチップ（FC）技術が用いられると、PBGA（プラスチック・ボール・グリッド・アレイ）はスーパーコンピュータやワークステーションに適用され始め、次第に実用化が進んだ。第3世代のSMTはダイレクトチップ実装（DCA）であり、信頼性、コスト、KGD（Known Good Die）などの制約により、特殊な分野にのみ適用されている。近年では、ウェハレベルパッケージ（WLP）や高度なFCが、第3世代のSMTに加わり、多ピン化および高性能化する半導体の要求に対応している。したがって、21世紀におけるICパッケージは…st今世紀は、高密度、微細ピッチ、高柔軟性、高信頼性および多様化の方向へと発展していきます。その結果、QFP と BGA の違いとそれぞれの発展動向を把握することは、非常に重要となります。
プラスチック・クワッド・フラット・パッケージ（PQFP）
PQFPは、ICパッケージ市場において明らかに競争優位性を備えています。現在、エレクトロニクスパッケージは、高付加価値であることからBGA、CSPおよび超ファインピッチQFPへと移行しつつあります。ピン数が継続的に増加する中で、ピン数が200を超え、ピン間隔が0.5mm未満の場合、300ピンのパッケージではピン間隔はおよそ0.3mmになります。ピン間隔が小さくなるほど、製品ロスは指数関数的に増加します。ピン間隔が小さくなるにつれて、ブリッジングはんだ付けがより発生しやすくなります。ピン間隔が0.3mmの場合、直径15μm未満のわずかな粒子であっても、ブリッジの一般的な原因であるはんだボールの発生を引き起こします。はんだペーストの粒径を管理することが、さらに重要になります。ピン間隔が小さくなると、リードの平坦度および間隔公差を管理することが不可欠です。QFPに関して言えば、サイズ（40mm2）、ピン数（360）およびピッチ（0.3mm）は限界に達しています。
明らかに、QFP はすべてのリードが目視できるため、テストやリワークが非常に容易です。
BGA
・BGA と QFP の比較
一般的なBGA部品は非常に耐久性が高く、誤って床に落としてしまっても、依然として実装に使用できる場合が多く、ある程度これはPQFPでは不可能です。BGAパッケージの本質的な利点は、そのアレイ形状にあり、一般的に言って、同一面積あたりにおいてBGA部品はQFP部品より多くのI/Oを提供することが可能です。I/O数が250を超える場合、BGAが占有するスペースは常にQFPより小さくなります。BGAは通常QFPよりピッチが大きいため、BGA部品は実装が容易であり、その結果、比較的高い効率が得られます。実装前にパッケージに関する欠陥を検査すれば、実装不良率を1ppm未満に抑えることができます。現在までのところ、BGA実装が直面している最大の課題は、パッケージに関連する欠陥問題であり、それははんだボールの欠落、湿度感受性、輸送中の衝突、リフローはんだ付け中の過度の反りなどに起因する可能性があります。はんだボールのサイズには大きなばらつきがあり、これははんだボール間の体積ばらつきの2倍から3倍に達します。はんだ接合部の位置には二重層のはんだボールが存在する可能性があり、はんだボールと部品パッド間のはんだ不足など、メタライゼーションに関連する欠陥も発生し得ます。技術的な理由から、BGA実装は最も低い欠陥率（ppm）を実現することが可能です。
BGAパッケージの構造は、同等の機能と性能を持つQFPよりもリードが短く、その結果としてBGAパッケージは優れた電気的特性を有している。しかし、BGA構造の最大の欠点はコストにある。BGAは、部品を搭載する基板に関連する積層板および樹脂コストの点で、QFPよりも高コストである。BTレジン、セラミックおよびポリイミド樹脂キャリアは、コストの高い元材料を含む一方で、QFPは低コストのプラスチックモールド樹脂および金属シートリードフレームを用いている。アレイキャリアは、微細配線回路および化学処理技術により、非常に高いコストとなる。さらに、QFPとBGAパッケージを比較すると、高スループットの成形用金型およびモールドプレス装置を、より少ないパッケージング工程で適用することができる。量産が行われればBGAパッケージのコストは低減されるが、それでもQFPと同程度の水準まで下がることはない。
BGAパッケージのコストに関して言えば、適切な数のI/Oピンを持つBGAパッケージが最も一般的になるでしょう。この種のパッケージでは、すべての回路がパッケージキャリアの側面に配置されており、規則的なスルーホールは持ちません。そのため、BGAパッケージには追加のコストが発生します。しかし、BGAパッケージの非常に高い実装効率は、その高コストという欠点をある程度相殺することができます。経済的価値の観点から見ると、I/Oピンが200未満の場合はQFPが適しています。I/Oピンが200を超えるとQFPは適用できず、複数種類のBGAパッケージを使用できるようになり、その結果としてBGAパッケージの適用範囲が広くなります。
・BGAパッケージの検査およびリワーク
BGAの検査およびリワークも、徐々に成熟しつつある技術の一種です。検査は可能ですが、BGAにはX線イメージングシステムのような高精度な装置が求められます。
BGAコンポーネントはパッケージの下に接続部が隠れているため、周辺部にリードを持つコンポーネントよりもリワークが困難になります。BGAリワークに関する主な問題には、取り外し可能部品の損傷、交換部品の損傷、基板および隣接部品の過加熱、局所加熱や洗浄、一部部品の製造による基板反りなどが含まれます。リワークでは、チップ温度、リワーク期間中のコンポーネントの温度分布、および基板の温度分布を考慮する必要があります。必要な装置をすべて購入する場合、BGAリワークステーションは次の理由により高コストになります。
a. BGA の短絡または断線不良のうち一つだけを修正することは不可能であり、BGA のすべての実装不良に対してリワークを行う必要があります。
b. リワークはQFPよりも実施が難しく、追加の設備投資が必要となる。
c. リワーク後のBGA部品は再使用できないが、QFP部品は再使用できる。
したがって、BGAパッケージの量産は、組立不良の低減により高い合格率を確保することから成り立っています。
・BGAパッケージの洗浄
BGAパッケージの突出した欠点は、アレイパッケージの底部に残ったフラックスを除去できない点にあります。現在までのところ、多ピンのBGA部品のサイズはおよそ45mm²です。そのため、洗浄の問題は非常に重要になっています。BGAの洗浄では、フラックスやはんだペーストをすべて除去しなければなりません。これらが残留すると、高電力用途において電気的な故障やグランドへの信号漏れを引き起こす可能性があるためです。
開発動向
リード数が200未満のPQFPが主要なパッケージング技術になることが予見される。リード数が350を超えると、QFPが広く適用されることは不可能である。I/Oピン数が200から300の部品に対しては、競合する2種類のパッケージング技術が利用可能である。したがって、ピッチが0.5mm未満のQFPパッケージング技術は、必然的にBGAパッケージに置き換えられることになる。
PCBCartは、ほぼあらゆる種類のPCBアセンブリのニーズに対応できます！
PCBCartは20年以上にわたり、あらゆる規模の企業向けにカスタム設計の回路基板を製造・実装してきた実績があり、MakersやOEMとの豊富な取引経験を有しています。お客様のPCBアセンブリ案件でどのような技術が必要であっても、ご期待どおりに正確に基板を実装いたします。下のボタンをクリックして、無料で回路アセンブリのお見積りをご依頼ください！
PCB組立見積依頼
役立つリソース
•高密度実装技術の歴史
•SMTパッケージング技術概要
•BGAパッケージング技術の概要
•BGAパッケージ種類の概要紹介
•BGA実装の品質に影響を与える要因
