ノートパソコンPCBのEMCを確保するための3つの設計上の考慮事項

ノートパソコンのPCBに関しては、一般的に6層または8層の回路基板が選択されます。しかし、コスト面を考慮すると、PCB設計者にとっては6層PCBが最適な選択となります。残念ながら、6層PCBのEMC（電磁両立性）設計は、基板設計者を長らく悩ませてきました。

ノートパソコンの開発設計は非常に複雑なプロセスであり、EMC 設計は最初から最後まで慎重に検討しなければなりません。実際のところ、最適な EMC を達成するためには、本記事で紹介し詳しく論じる 3 つの重要な要素を考慮する必要があります。

第一の考察：スキーム設計

の過程でノートパソコンのPCB設計において、最初のステップは方案設計を実施することであり、つまり、本格的な開発に先立って、チップやホールの位置を含む製品全体のレイアウトおよびマクロな配置を決定する必要があります。 その後、EMC エンジニアが EMC 評価を行い、ブリッジ位置やクロックチップの位置および配線などの EMC 要件に適合させるために、チップ位置やホール要件を調整します。 EMC 評価をより適切に実施するために、ノートパソコンの PCB スケッチを作成することができます。

EMC評価は主に次の側面を対象とします。
•位置および配線のトレース。LCD とマザーボード間の接続ワイヤの配線、または FFC・FPC コネクタの配線を点検する必要があります。
•PCB高さ制限検査。ゼロ高さエリア（基板および周辺構成部品を含む領域）には高速信号配線を配置してはならない。周辺構成部品にはHDD、ODDなどが含まれる。
•筐体シールド領域の検査。キーボード位置やメモリカバーなどのように、シールド効率が低下する露出領域や分割のある領域には、高速信号線を配線してはならない。
•ノートパソコンのカバー検査。ハードウェアカバーおよびメモリカバーを含み、各30mmごとに接地ポイントが筐体シールドに接続できるようにする。
•各ユニットの小型PCBの接地 - 各ユニット内の小型PCBとグランドとの間には、ねじを介して完全な接続が確保され、大きなグランドインピーダンスを回避し、ノイズ信号が空間へ放射されるのを防止しなければならない。
•一部の特殊な回路では、低い接地インピーダンスを確保するために、専用の接地点を確保しておく必要があります。
•電源ノイズ領域の検査。電源領域の不安定性は、各チップに発生したノイズによる不安定な電源を供給することで、設計全体の失敗を招くか、チップを安定動作から大きく逸脱させてしまいます。
•最も重要な規則の一つは、PCB 上の主要チップの配置と、その配線の流れを確認・検査しなければならないという点です。

第二の考察事項：PCB設計

PCB設計はEMCへの取り組みにおいて非常に重要な工程であり、優れたPCB設計は最適なEMC性能を達成するための前提条件である。EMCを考慮しないPCB設計は、間違いなく時間と費用の無駄を招く。PCB設計において最初に問うべき問題は、電磁干渉（EMI）がどのように発生し、なぜ伝搬するのかという点である。これら二つの問題に正確に答えられない限り、最適なPCB設計を得ることはできない。これらの問題への回答については、本稿の次の部分で論じる。理想的なPCB設計ルール進行中：設計の初期段階でEMCを考慮し、設計の合理性を堅持しなければならない。さらに、低コストのトレース技術を適用するのが最適である。プリント基板の詳細な設計規則には次のものが含まれる。
•高速信号線はコネクタの下に配線してはならず、電源回路はコネクタから十分に離して配置する必要があります。
•高速信号配線は、いかなる層においても PCB の端部には配置できず、基板端部とこれらの配線との間隔は少なくとも 50mil 以上としなければなりません。
•USB、LAN、PCIカードの信号線は、高速信号線からできるだけ離すか、グランド線で保護する必要があります。さらに、グランドビアは合理的に設計する必要があります。
・高速信号配線は内部層に配線する必要があります。
•MIC端子やヘッドホン端子はアナログ回路であるため、他の回路からできるだけ切り離しておく必要があります。
•クロック信号配線は、IC から出た後は内部層に配置し、I/O インターフェースおよび他の信号配線から分離する必要があります。クロック信号配線は、イメージ効果を向上させるために、基準グラウンドプレーンの近くに配置する必要があります。さらに、すべてのクロック信号配線がクロック源の近くにある場合には、RC 端子接続を利用できるようにしておく必要があります。
•電源およびグラウンドのレイアウトは、ループ問題を縮小できるよう可能な限りコンパクトにする必要があります。電源間のモート幅は 15mil とし、配線を一切含まない完全なグラウンドプレーンを確保します。グラウンドの分割は、分割しすぎるとグラウンドインピーダンスが増加するため、できるだけ減らすべきです。
•デカップリングコンデンサの合理的な適用も、PCB設計における重要な課題である。高速信号配線は、トップ層からボトム層へ貫通することを避けるべきであり、グランドインピーダンスを低減するためにグランドビアを設ける必要がある。さらに、デカップリングコンデンサはIC端子および各電源層に追加すべきである。少なくとも、デカップリングコンデンサの配置場所はあらかじめ確保しておかなければならない。
•EMI対策部品は、その用途と価格に応じて適切に使用する必要があります。

第三の考慮事項：PCB検査

まず第一に、エンジニアの頭の中には、高周波における自由空間のインピーダンスは 377Ω であるという概念を根付かせておくべきです。一般的な EMI の空間放射に関しては、信号ループが自由空間インピーダンスと等価とみなせる段階に達すると、信号は空間へ放射されます。この点を理解するためには、信号ループのインピーダンスを引き下げることが非常に重要です。

信号ループのインピーダンスを制御するための主な方法は、信号長を短くし、ループ面積を縮小することである。さらに、ループ反射を抑えるために、適切な終端接続を行う必要がある。実際のところ、信号ループを制御する一つの方法は、重要な信号をグラウンドに落とすことである。配線自体は高周波ではインピーダンスを持つため、スルーホールを介して数回、グランドまたはグランド線を用いて接地するのが最善である。このような設計の多くは、クロック信号の放射が規定値を超えることを防ぐことに成功している。

さらに、分割されたエリアを信号が通過するのを防ぐために、多くのエンジニアは信号ごとにグラウンドを分割しますが、配線作業の途中でそれを忘れてしまいます。その結果、信号ループが広い範囲を覆い、配線長が長くなってしまいます。

EMI伝導に関しては、バイパスコンデンサとデカップリングコンデンサを適切に用いることが極めて重要です。バイパスコンデンサは、できるだけリードを短くして、チップの電源ピンとグラウンド配線上に配置しなければなりません。デカップリングコンデンサは、電流需要の変化が最も大きい箇所に配置して、配線インピーダンスに起因する電源線およびグラウンド線からのノイズの結合を防ぐ必要があります。もちろん、磁性体を用いてノイズを吸収することもできます。インダクタをノイズフィルタとして用いる場合もあります。ただし、インダクタには周波数応答範囲があり、パッケージによってその周波数応答も決定されることに注意しなければなりません。

役立つリソース:
•電子製品のEMC性能に対するPCBレイアウトの影響
•PCB EMC設計における初回成功の確保
•EMC改善のためのPCB分割設計ルール
•EMIおよびEMC自動化ツールの最も包括的な入門ガイド
•ラップトップ用PCB組立技術
•PCBCart のフル機能 PCB 製造サービス - 複数の付加価値オプション
•PCBCart の高度な PCB アセンブリサービス - 1 個から対応