PCBCart タイ工場—生産に向けて万全の体制!   詳しく見る closed

機能安全コントローラ向け高精度PCBA:SMTプロセス制御によるIEC 62061およびISO 13849との整合

はんだ接合部が安全義務となるとき

ある機械が停止する。ロボットアームが停止しない。コンベヤーが障害物を検知しない。どの状況においても、上流側の故障は多くの場合、安全リレーそのものではなく、そのリレーが信頼しているセーフティコントローラーのPCBA上にある断続的なオープン接合部である。

IEC 62061 と ISO 13849 は、安全機能の信頼性目標を定義するだけの規格ではありません。これらは、システムレベルの安全度水準(SIL)またはパフォーマンスレベル(PL)の評価から、ハードウェアコンポーネント、そして決定的に、それらを生産する製造プロセスに至るまで、法的に強制力を持つ証拠の連鎖を構築します。SIL 2 および SIL 3 コントローラにおいて、電源レール QFN の下に生じたはんだボイドや、安全リレーコイルドライバにおけるコールドジョイントは、歩留まりの問題ではありません。それは、SIL 主張を無効にし得る体系的な故障モードです。

これは、EMSサプライヤーに対して次の3つの譲れない要求を課す。

統計的根拠に基づくプロセス管理、単なる最終的な合否だけでなく

コンポーネントレベルのトレーサビリティ事後の監査を生き残る

熱処理プロセス規程SMDロジックとTHTの安全性が重要な受動部品の両方を搭載した異種基板全体にわたって

続くセクションでは、各要求事項を順に取り上げていきます。まず、プロセスFMEAが安全リスク低減をどのように測定可能なSMT管理項目へと変換するかを説明し、次に、それらの管理項目を実際に機能させるための、検査およびはんだ付けに関する具体的な手法を検証します。最後に、安全コントローラ設計がSIL要件を満たす形で製造可能かどうかを左右する3つのDFMルールについて述べます。


SMT Vision Inspection: High-speed camera alignment for precise IC placement.



PFMEA × SMT:IEC 62061のリスク低減とプロセス故障モードの橋渡し

IEC 62061 では、体系的なハザード分析(HARA)とリスク低減アーキテクチャが要求されている。あまり議論されない点として、ハードウェアで実装されるあらゆるリスク低減方策は、それを具現化する PCBA 製造プロセスの完全性に依存しているということが挙げられる。SIL 3 向けに設計されたデュアルチャネルのウォッチドッグ回路も、両チャネルのイネーブル線が検出されないはんだブリッジを共有していれば、その性能は SIL 0 になってしまう。

IATF 16949 品質システムの下では、工程 FMEA(PFMEA)と管理計画(コントロールプラン)は生きた文書である。機能安全ボードにおいては、これらのツールは SMT の故障モードを安全機能の劣化に結び付けるよう明示的に拡張される。表1は、この枠組みの中で 5 つの代表的な故障モードがどのように評価され、工程管理および検出方法の両方に関連付けられるかを示している。

SMTプロセスの故障モード 潜在的な安全機能への影響 制御方法 検出
はんだペースト不足(QFN/BGA) 断続的な開放 → SILチャネル損失 SPIクローズドループ ±15% ボリュームゲート 3D SPI 100%
絶縁バリア上のはんだブリッジ 劣化した耐電圧 → 危険 IPC-A-610 クラス3 クリアランス監査 3D AOI 100%
部品の誤実装(安全リレードライバ) 誤ったスイッチングしきい値 ビジョン+MES配置検証 AOI + X線
熱損傷(リフロー Δ オーバーシュート) 潜在的な誘電破壊 プロファイル済みN₂リフロー、熱電対モニタ 工程SPC
電源パッド(QFN)内の空隙率 >25% 故障電流下での熱暴走 自動X線ボイド定量化 AXI 100%

安全機能に関連する故障モードに対するPFMEAの重大度評価は、最高ランク(S = 9~10)に強制的に設定されます。これにより、検出管理だけでなく、プロセス管理も必須となります。これは、体系的故障は診断カバレッジだけで補償するのではなく、プロセスレベルで対処しなければならないとするIEC 62061の要求を直接反映したものです。

統計的工程管理(SPC)は、ペースト量、リフローのピーク温度、およびコンベア速度を重要な工程特性(KPC)として適用する。Cpk 目標値を 1.67 以上とする管理図は、安全監査人が求める定量的な工程エビデンスを提供する。これらの KPC の中で最も重要なペースト量から、次の管理レイヤーが始まる。


3D SPI クローズドループ制御:コールドジョイントに対する第一の防衛線

安全コントローラアセンブリにおいて、コールドジョイントおよびはんだ不足は、現場での故障原因の上位に一貫して挙げられます。特に、リフロー後の目視検査が構造上不可能な QFN パワーパッドや微細ピッチ IC リードフレームでは顕著です。コールドジョイントが現場で断続的なオープンとして顕在化する頃には、それを製造工程で検出できる期間はすでにとうに過ぎています。


3D SPI Heatmap: Heatmap visualizing solder paste undervolume on a QFN pad.


プロセスの応答は、コンポーネントが配置される前に始まります。高速3Dはんだペースト検査は、すべての基板のすべての印刷箇所におけるペースト体積を測定し、公称目標に対して許容範囲ゲートを用いて比較します。±15%この時間枠外でのあらゆる印刷結果は、はんだペースト印刷機への即時のクローズドループ・フィードバック信号を発生させ、次の基板が投入される前に、スキージ圧力または分離パラメータが自動的に調整されます。

これは統計的サンプリングではありません。これは100%基板、100%預託検査であり、リアルタイムでプロセス補正を行います。安全コントローラの構築における実際の効果は次のとおりです。

ペースト量のCpkは次の値以上に維持される1.67重要なパッド上(安全リレードライバ、電源管理IC、絶縁ゲートドライバ)

許容範囲外のはんだ付けがある基板は、リフロー後ではなく、再作業のリスクと熱再曝露が高まる前の実装前に隔離されます。

SPI データ記録はボードのトレーサビリティパッケージの一部となり、SIL 検証ファイルのための工程証拠を提供します

SIL3 デュアルチャネル設計に関する注意事項:同じボード上の両方のチャネルは、それぞれ独立してペースト量のKPCゲートを満たさなければなりません。冗長な安全機能における単一チャネルのペースト不良は部分的なシステマティック故障であり、3D SPIは部品を実装する前、すなわち不良が部品本体の下で固定されてしまう前にそれを切り分けます。

SPI データ記録はそれ単体では完結しません。機能安全監査で求められるコンポーネントレベルのトレーサビリティチェーンに直接取り込まれます。


MESコンポーネントレベルのトレーサビリティ:IEC 62061が要求する監査証跡の構築


MES Traceability Dashboard: Data display showing component-level production history and serial tracking.


機能安全規格では、「実績による証明」論拠やシステマティックケイパビリティ主張が、追跡可能な生産記録によって裏付けられていることが要求される。現場でインシデントが発生した際、どのロットの安全リレーか、どのバッチのアイソレーションコンデンサか、どのリフロープロファイルによって特定のシリアル番号品が製造されたかを特定できる能力は、任意のものではない――それは、的を絞った封じ込め措置と、市場全体のリコールとを分ける決定的な違いである。

PCBCartのスマートMESは、入荷した材料からレーザーマーキングされたシリアル番号に至るまで、各基板に対して次のデータチェーンを取得し固定します。

 

IQCロット受入
    ↓
部品リールスキャン(UID を MPN+ロット+日付コードにリンク)
    ↓
Panasonic NPM-W2 搭載(機械ID+ノズルID+部品ごとのタイムスタンプ)
    ↓
リフロー炉プロファイル(実際のゾーン温度、コンベア速度、雰囲気)
    ↓
3D AOI結果(基板ごとの合否+不良座標)
    ↓
X線検査結果(BGA/QFN のパッケージごとのボイド率%)
    ↓
レーザーマーキングシリアル番号(基板UIDをすべての上流記録にリンク)

 

このデータチェーンは単なるドキュメント上のオーバーヘッドではなく、運用上の封じ込め能力です。すべての重要コンポーネント──アイソレーションアンプ、安全リレードライバ、ホール効果センサー、パワーステージゲートドライバ──は、それぞれの実際のリールロット番号に紐付けられています。もしサプライヤーが特定のコンポーネントのデートコードに対してフィールドアラートを発行した場合、PCBCart は、紙の記録を手作業で照合することなく、影響を受ける基板、その出荷状況、そして最終顧客を数分以内に特定することができます。

その迅速な応答は、トレーサビリティがバッチレベルではなくコンポーネントレベルであるためにのみ実現可能です。このアーキテクチャは、別個の品質システムを重ねて運用するための余分な負荷をかけることなく、IEC 62061 条 8 および ISO 13849-1 条 10 が要求する文書化に必要な生産記録を生成します。

しかし、トレーサビリティはあくまでプロセスが生み出した結果だけを捉えるものである。はんだ接合部そのものの熱的完全性――特に、安全上重要なスルーホール部品が微細ピッチのSMDと同一基板上に共存している場合――は、まったく別個のプロセス規律に全面的に依存している。


選択はんだ付け:安全リレーをTHT化する際にSMD周辺部品を保護する方法

多くの産業用安全コントローラは組み合わせている表面実装ロジックおよび電源管理ICスルーホールの安全リレー、端子台、および大電流コネクタを使用しています。スルーホール部品は機械的および電気的負荷を担っており、SMD 相当品への置き換えは不可能です ― これはレガシーな選択ではなく、設計上の制約です。


Selective Wave Soldering: Robotic nozzle applying solder to THT pins without damaging adjacent SMD components.


この混載に対する従来のウェーブはんだ付けの対応では、基板全体を255~265°Cのはんだ波にさらすことになる。これは、SMD部品が繰り返し耐えられるようには設計されていない、2回目の完全な熱負荷である。安全リレーのフットプリントに隣接する0402セラミックコンデンサや、安全計測回路内のホール効果センサーおよび高精度抵抗ネットワークに対しては、この2回目の熱衝撃によって次のような影響が生じる。

コンデンサのクラック(熱膨張差による機械的ストレス)

初期許容差を超えた抵抗値のドリフト(安全計測経路における潜在的な精度不良)

狭い部品間隔によるフラックス閉じ込め(イオン汚染、絶縁バリア間の漏れリスク増大)

ZSWHPS-11-2 セレクティブはんだ付け装置は、定義された THT パッドのみにはんだを供給することで、この露出を排除します。プログラム可能なノズルが、各スルーホールコネクタおよびリレーの正確なフットプリントをトレースし、周囲の SMD 実装部品には一切接触しません。主要プロセスパラメータ:

局部はんだ接触時間関節1つあたり3~5秒、全波の場合は 6~8 秒

隣接するSMD部品における基板温度上昇周囲温度より 40°C 未満

フラックスの塗布も同様に選択的であり、近くのアイソレーションギャップやセンサーパッドへのオーバースプレーは一切ありません

これらのパラメータを組み合わせることで、THT 接合部が金属間化合物を完全に形成するのに十分な熱エネルギーとディウェル時間を確保しつつ、周辺の SMD 実装部品は二度目のリフローにおける熱的許容値を一切超えないようにしている。その結果、安全リレーは IPC-A-610 クラス 3 に適合する完全なはんだフィレットの健全性を達成し、わずか 2 mm 離れた 0402 バイパスコンデンサは、1 回だけ、かつ 1 回きりのリフロー熱履歴しか受けていない基板となる。

しかし、製造現場でのプロセス規律だけでは、上流で行われた設計上の判断を補える範囲には限界があります。安全コントローラのPCBAがSIL要件を満たす形で製造可能かどうかは、3つのレイアウト上の選択によって決まります。


機能安全コントローラに特有のDFMルール

機能安全対応のPCBAがSMTラインに入る前に、工程に大きな影響を与える3つの設計レベルの決定があります。PCBCartのDFMレビュー特に安全コントローラについては、次の事項がフラグされています ― それぞれは、基板レイアウト完了後にはプロセス制御だけでは完全には軽減できない、個別の故障メカニズムに対処するものです。


DFM Design Rules: Schematic diagram illustrating channel separation and high-voltage isolation slots.


1. SIL 検証試験のためのテストポイントアクセス性

IEC 62061 のバリデーションでは、回路レベルであらゆる安全機能の機能安全試験が必要とされる。テストポイントは、~にアクセス可能でなければならない。ベッド・オブ・ネイルズまたはフライングプローブ治具コネクタやシールド缶を取り外すことなく・最小パッド直径:1.0 mm自動プローブ用;隣接部品からの最小クリアランス:2.5 mmウォッチドッグ信号、イネーブルライン、フィードバックチャネルなどの安全クリティカルなネットは、それぞれ専用で個別にアドレス指定可能なテストポイントを持たなければならない。

テストポイントへのアクセスにより、製造後に安全機能を検証できるようになります。次に重要となるのは、その検証と安全機能そのものが、基板上の単一の物理的故障によって無効化されないようにすることです。

2. 冗長チャネルのルーティング分離

デュアルチャネルのSIL 2/3アーキテクチャでは、チャネルAおよびチャネルBの信号経路を維持する必要がある空間分離が 2.5 mm 以上(または配線されたグラウンドガードパターン)により、単一のはんだブリッジ、ESDサージ、または基板レベルのクラックが、同時に両方のチャネルを破壊する共通原因故障を防止する。この分離は、DFM レビュー時に外層で目視確認できる箇所だけでなく、ビアの切り替え部や内層の銅パターンに至るまで維持しなければならない。

空間的分離は、チャネル間の面内故障結合に対処する。 第3の規則は、危険電圧ドメインとそれを監視する安全ロジックとを分離する、面外方向の絶縁境界に対処する。

3. 高電圧アイソレーションスロット設計

強化絶縁要件(IEC 60664-1 汚染度2、過電圧カテゴリIII)を満たす安全コントローラにおいて、有害電圧領域と安全特別低電圧(SELV)領域の間のPCBアイソレーションスロットは、幅が1.0 mm以上はんだレジストでギャップをブリッジすることなく連続してルーティングされ、Gerber データ上では管理対象フィーチャとしてフラグ付けされます。このスロット内の表面汚染(誤って適用されたフラックスや不完全な基板洗浄によるもの)は、直接的な沿面距離故障となります。スロット形状は、洗浄薬剤がスロットの全深さまで浸透できるように設計されなければなりません。KED600 バッチクリーナーで洗浄された基板は、スロット内部の清浄度について、IPC-610 のイオン汚染限度に対して特に検証されています。


安全コントローラPCBAプロセスの検証を行う準備はできていますか?

ここで説明しているプロセス管理手法 ― PFMEA と連動した SPC、3D SPI のクローズドループフィードバック、MES による部品トレーサビリティ、そして選択式ウェーブはんだ付け ― は、PCBCart における実際の生産規律であり、品質システム上の主張ではありません。これら一つひとつが、機能安全バリデーションファイルに求められるプロセスエビデンスを生成します。すなわち、定量的で、トレーサブルで、監査に即応できる形のエビデンスです。

SIL2 または SIL3 の安全コントローラを設計しており、IEC 62061 検証ファイルを裏付けることができる製造パートナーを必要としている場合、すぐに利用可能な 2 つのリソースがあります。

→ 無料DFMレビューを依頼する安全コントローラ用ガーバーデータ一式について、お客様の安全を確保するために、当社のエンジニアリングチームがテストポイントのアクセス性、チャンネル間の分離、およびアイソレーションスロットの適合性を含む構造化されたレポートを48時間以内にご提出いたします。

PCBCart エンジニアリングへのお問い合わせ: [DFM レビューを依頼]


PCBCartは、IATF 16949認証を取得した品質マネジメントシステムの下で事業を運営しています。当社の自動車グレードのプロセス管理プロトコル(PFMEA、SPC、管理計画、および部品レベルのMESトレーサビリティ)は、非埋め込み型の産業用およびライフサイエンス用安全電子機器に求められる体系的能力要件を満たすか、あるいはそれを上回っています。


役立つリソース
THTおよびSMT部品のためのハイブリッド実装戦略
PCB SMT組立におけるAOI、ICT、AXIの比較と使用タイミング
SMT アセンブラの性能を評価するための便利な手法
PCBA の最適な性能を実現するための QFN 部品におけるステンシル設計要件
高度なPCB実装

Default titleform PCBCart
default content

PCB がショッピングカートに正常に追加されました

ご支援ありがとうございます!お寄せいただいたご意見は、サービス最適化のために詳細に検討させていただきます。お客様のご提案が最も価値のあるものとして採用された場合、100ドル分のクーポンを添えて、すぐにメールでご連絡いたします。

後に 10秒でホームに戻る