Vias berperanan sebagai pengalir yang menyambungkan jejak merentasi lapisan berbeza bagi sebuahPCB berbilang lapisan(Papan Litar Bercetak). Dalam keadaan frekuensi rendah, via tidak menjejaskan penghantaran isyarat. Namun apabila frekuensi meningkat (melebihi 1GHz) dan tepi naik isyarat menjadi curam (sehingga 1ns), via tidak lagi boleh dianggap hanya sebagai fungsi sambungan elektrik semata-mata, sebaliknya pengaruh via terhadap integriti isyarat perlu dipertimbangkan dengan teliti. Via bertindak sebagai titik putus dengan impedans tak berterusan pada talian penghantaran, menyebabkan pantulan isyarat. Walau bagaimanapun, isu yang dibawa oleh via lebih tertumpu pada kapasitans parasit dan induktans parasit. Pengaruh kapasitans parasit via terhadap litar terutamanya adalah memanjangkan masa naik isyarat dan mengurangkan kelajuan operasi litar. Induktans parasit pula boleh melemahkan sumbangan litar pintas pintas (bypass) dan mengurangkan fungsi penapisan keseluruhan sistem kuasa. Artikel ini akan menunjukkan bagaimana kawalan impedans via mempengaruhi integriti isyarat dan memberikan beberapa nasihat mengenai reka bentuk litar.
Pengaruh Vias terhadap Kesinambungan Impedans
Menurut lengkung TDR (time domain reflectometer) pada masa kehadiran via dan ketiadaan via, kelewatan isyarat yang ketara memang berlaku dalam keadaan ketiadaan via. Dalam keadaan ketiadaan via, jangka masa penghantaran isyarat ke lubang ujian kedua ialah 458ps manakala jangka masa penghantaran isyarat ke lubang ujian kedua ialah 480ps dalam keadaan kehadiran via. Oleh itu, via menyebabkan isyarat tertunda selama 22ps.
Kelewatan isyarat terutamanya berpunca daripada kapasitans parasit via yang dikira melalui formula di bawah:
Dalam formula ini, D2merujuk kepada diameter pad (mm) di atas tanah,D1ke diameter pad (mm) bagi via,Tke ketebalan papan PCB (mm),εrkepada pemalar dielektrik substrat danCkepada kapasitans parasit (pF) bagi via.
Panjang via dalam perbincangan ini ialah 0.96mm dengan diameter via 0.3mm, diameter pad 0.5mm dan pemalar dielektrik 4.2 yang terlibat dalam formula yang disebutkan di atas, kapasitans parasit yang dikira adalah kira-kira 0.562pF. Apabila ia digunakan pada talian penghantaran isyarat dengan rintangan 50Ω, via ini akan menyebabkan perubahan pada masa naik isyarat dengan jumlah perubahan yang ditentukan oleh formula berikut:
Berdasarkan formula yang diperkenalkan di atas, variasi masa naik yang disebabkan oleh kapasitans via ialah 30.9ps, iaitu 9ps lebih panjang daripada keputusan ujian (22ps), menunjukkan bahawa memang wujud perbezaan antara keputusan teori dan keputusan praktikal.
Kesimpulannya, kelewatan isyarat yang disebabkan oleh kapasitans parasit via tidak begitu ketara. Namun, dalam reka bentuk litar berkelajuan tinggi, perhatian yang tinggi harus diberikan khususnya kepada penukaran lapisan dengan penggunaan via berbilang dalam penjejakan.
Berbanding dengan kapasitans parasit, induktans parasit yang dicirikan oleh via menyebabkan lebih banyak kerosakan pada litar. Induktans parasit bagi via boleh dikira dengan formula berikut:
Dalam formula ini,Lmerujuk kepada induktans parasit (nH) bagi via,hke panjang (mm) via dandke diameter (mm). Impedans setara yang timbul akibat induktans parasit ke boleh dikira dengan formula berikut:
Masa naik isyarat ujian ialah 500ps dan impedans setaranya ialah 4.28Ω. Namun perubahan impedans akibat via melebihi 12Ω dan ini menunjukkan bahawa nilai yang diukur mempunyai perbezaan yang sangat ketara berbanding nilai yang dikira secara teori.
Pengaruh Diameter Via terhadap Kesinambungan Impedans
Selaras dengan satu siri eksperimen, dapat disimpulkan bahawa semakin besar diameter via, semakin banyak ketakselanjaran yang akan disebabkan oleh via.PCB frekuensi tinggi dan berkelajuan tinggidalam proses reka bentuk, perubahan impedans biasanya dikawal dalam julat ±10%, jika tidak, herotan isyarat mungkin terhasil.
Pengaruh Saiz Pad terhadap Kesinambungan Impedans
Kapasitans parasit mempunyai pengaruh yang sangat besar terhadap titik resonans dalam jalur isyarat frekuensi tinggi dan lebar jalur akan mengalami peralihan seiring dengan kapasitans parasit. Elemen utama yang mempengaruhi kapasitans parasit ialah saiz pad yang mempunyai pengaruh setara terhadap integriti isyarat. Oleh itu, semakin besar diameter pad, semakin besar ketakselanjaran impedans yang akan terhasil.
Apabila diameter pad berubah dalam julat dari 0.5mm hingga 1.3mm, ketakselanjaran impedans yang disebabkan oleh via akan berkurangan secara berterusan. Apabila saiz pad meningkat dari 0.5mm kepada 0.7mm, impedans akan menunjukkan amplitud perubahan yang agak besar. Apabila saiz pad terus meningkat, perubahan impedans via akan menjadi lebih lancar. Oleh itu, semakin besar diameter pad, semakin rendah ketakselanjaran impedans yang ditimbulkan oleh via.
Laluan Pulangan untuk Isyarat Melalui
Prinsip asas aliran isyarat balik ialah arus isyarat balik berkelajuan tinggi mengalir sepanjang laluan induktans terendah. Oleh kerana papan PCB mengandungi lebih daripada satu satah tanah, arus isyarat balik mengalir terus sepanjang satu laluan di bawah talian isyarat pada satah tanah yang paling hampir dengan talian isyarat. Apabila berdepan dengan situasi apabila semua arus isyarat dari satu titik ke titik yang lain mengalir sepanjang satah yang sama, jika isyarat dihantar dari satu titik ke titik yang lain melalui via, arus isyarat balik tidak akan dapat melompat apabila sambungan tanah tidak dicapai.
Dalam reka bentuk PCB berkelajuan tinggi, laluan balik boleh disediakan kepada arus isyarat melalui via untuk menghapuskan ketidakpadanan impedans. Di sekeliling via, via pembumian boleh direka bentuk untuk menyediakan laluan balik bagi arus isyarat dengan gelung induktans yang dijana antara via isyarat dan via pembumian. Walaupun ketakselanjaran impedans terhasil disebabkan oleh pengaruh via, arus masih boleh mengalir ke arah gelung induktans dengan kualiti isyarat yang dipertingkatkan.
Keutuhan Isyarat Vias
Parameter S boleh digunakan untuk menilai pengaruh via terhadap integriti isyarat, mewakili sifat semua komponen dalam saluran termasuk kehilangan, pelemahan dan pantulan dan sebagainya. Selaras dengan satu siri eksperimen yang digunakan dalam artikel ini, didapati bahawa via pembumian berupaya mengurangkan kehilangan penghantaran dan lebih banyak via pembumian di sekeliling via akan menyebabkan kehilangan penghantaran menjadi lebih rendah. Penambahan via pembumian di sekeliling via berupaya mengurangkan kehilangan yang disebabkan oleh via hingga ke tahap tertentu.
Menurut perbincangan yang ditunjukkan di atas dalam artikel ini, dua kesimpulan boleh dibuat:
a.Ketakselanjaran impedans yang disebabkan oleh via dipengaruhi oleh diameter via dan saiz pad. Semakin besar diameter via dan diameter pad, semakin serius ketakselanjaran impedans yang terhasil. Ketakselanjaran impedans yang disebabkan oleh via biasanya berkurangan apabila saiz pad meningkat.
b.Penambahan via pembumian berupaya dengan jelas meningkatkan ketakselanjaran impedans via yang boleh dikawal dalam julat ±10%. Selain itu, penambahan via pembumian juga dapat dengan jelas meningkatkan integriti isyarat.
Perlu Perkhidmatan Fabrikasi PCB dengan Kawalan Impedans yang Ketat? PCBCart Boleh Menyediakannya!
