Halbleiter-ATE- und Burn-in-Boards arbeiten mit Toleranzen, denen die meisten industriellen Leiterplattenbaugruppen (PCBA) niemals begegnen: Prüfnadel-Kontaktfenster, die in Mikrometern gemessen werden, thermische Zyklen bis in den Hundertergradbereich und keinerlei Spielraum für intermittierende Ausfälle, sobald eine Leiterplatte in eine Testzelle geladen ist. Eine Designprüfung, die für eine allgemeine industrielle Steuerungsplatine ausreicht, kann dennoch zu einer nicht funktionsfähigen ATE-Schnittstellenplatine führen. Die folgende Checkliste gliedert die DFM-Prüfung vor der Produktion in fünf Verifizierungskategorien, von denen jede auf Ausfallmodi abzielt, die speziell für Test- und Burn-in-Hardware sind.
Überprüfung von Koplanarität und Verzug
Koplanarität und Verzug stehen an der Spitze der ATE-spezifischen Risiken, da beide direkt zu Fehlkontakten der Prüfnadeln und zu Verschiebungen der Bauteilplatzierung führen – den beiden häufigsten Hauptursachen für Testboard-Rückläufer aus dem Feld.
Bestätigen Sie die maximal zulässige Leiterplattenverwerfung und Verdrehung proIPC-A-610 Klasse-3-Kriterienbevor die Panelisierung abgeschlossen ist.
Geben Sie die Ebenheitstoleranz für BGA- und QFN-Positionen relativ zur Sockel- oder Probekarten-Schnittstelle an, nicht nur relativ zur Leiterplattenebene.
Markieren Sie hochdichte Fine-Pitch-BGA-Bereiche zur Validierung des Reflow-Profils unter Verwendung von synthetischen Steinvorrichtungen anstelle von Standard-Metallaufnahmen, da durch Vorrichtungen induzierte Verformungen während des Reflow-Prozesses eine häufige Ursache fürVerzug der Ebenheit nach dem Löten.
Erfordern Sie Verzugsmessdaten nach dem Reflow (mittels Schatten-Moiré oder gleichwertiger Verfahren) als Abnahmekriterium, bevor ein Design für die Serienproduktion freigegeben wird.
Überprüfen Sie das Nutzenlayout auf asymmetrische Kupferverteilung, die die Verzugsrichtung über den gesamten Nutzen beeinflussen kann.
Überprüfen Sie Lötstoppmaske und Kupferausgleich auf gegenüberliegenden Lagen in der Nähe großer BGA-Felder, um differentielle Schrumpfung zu verringern.
Identifizieren Sie alle großen offenen Kupferflächen in der Nähe von Sonden-Schnittstellenbereichen, die die Leiterplatte lokal versteifen oder entspannen und dadurch die lokale Ebenheit verfälschen könnten.
Bestätigen Sie, dass die Symmetrie des Lagenaufbaus speziell im Keep-in-Bereich der Probe/des Sockels überprüft wurde und nicht nur in der Plattenmitte.
Warum dies speziell für ATE wichtig ist:Eine Probe-Card- oder Pogo-Pin-Schnittstelle verfügt über ein festes vertikales Verfahrfenster. Selbst eine Ebenheitsabweichung von unter 100 Mikrometern bei einem BGA oder Fine-Pitch-QFN kann einzelne Kugeln oder Anschlüsse außerhalb dieses Fensters drücken und so sporadische Unterbrechungen verursachen, die nur unter thermischer Belastung auftreten – genau der Ausfallmodus, den Burn-in erkennen, nicht hervorrufen soll. Während des Reflows entstehende Verformung verschärft dies zusätzlich: Sie verschiebt die Bauteil-zu-Pad-Registrierung während der Erstarrung des Lots, was eine geschlossene 3D-SPI- und 3D-AOI-Inspektion nach dem Druck und nach der Bestückung erkennen kann – allerdings nur, wenn die Inspektionstoleranz auf die tatsächlichen Anforderungen der Test-Schnittstelle eingestellt ist und nicht auf einen generischen Standardwert.
ESD- und Schutz vor statischer Entladung
ATE- und Burn-in-Platinen weisen häufig unverpackte bzw. Bare-Die-Schnittstellen und analoge Frontends mit niedriger Schwellspannung auf, was die ESD-Empfindlichkeit deutlich über die typischer Industrie-Baugruppen hinaus erhöht.
Bestätige denESD-Kontrollplandeckt nicht nur die Design-Datei ab, sondern auch die Montagelinie – Erdung, Ionisierung und Überprüfung des Handgelenkbandes bei jedem Handhabungsschritt.
Überprüfen Sie die ESD-Empfindlichkeitsklassifizierung der Komponente (gemäß JEDEC/JESD22-A114, sofern anwendbar) im Hinblick auf die Handhabungsverfahren der Fertigungslinie.
Überprüfen Sie, ob Prüf- und Kalibriersteckverbinder, die für den Einsatz im Feld oder im Labor vorgesehen sind, mit ESD-Schutz versehen sind, der so nah wie das Layout zulässt am Steckverbinder platziert ist.
Bestätigen Sie, dass für den Transport der Platinen zwischen Montage, Inspektion und Versand eine statisch ableitende oder leitfähige Verpackung spezifiziert ist.
Markiere alle freiliegenden Prüf-Pads, Goldkontakte oder Kalibrier-Testpunkte im Schaltplan, denen ein ESD-Schutz fehlt.
Fordern Sie die ESD-Audit-Abzeichnung als eigenständigen Checklistenpunkt vor dem Erstmusteraufbau, getrennt von der allgemeinen Prozessprüfung.
Wärmemanagement und CTE-Aspekte
Burn-in-Boards sind wiederholten thermischen Zyklen von Umgebungstemperatur bis zu erhöhten Testkammertemperaturen ausgesetzt, wodurch ein Fehlanpassung des Wärmeausdehnungskoeffizienten (CTE) zu einem primären Langzeitzuverlässigkeitsrisiko statt zu einer nachrangigen Sorge wird.
Bestätigen Sie, dass die Auswahl der Lötlegierung das spezifizierte Temperaturprofil der Burn-in-Kammer berücksichtigt – Standard-SAC-Legierungen sollten im Hinblick auf die tatsächliche Verweilzeit und die Anzahl der Zyklen überprüft werden, da das Ermüdungsverhalten von den Annahmen eines einzelnen Reflow-Vorgangs abweicht.
RezensionCTE-Fehlanpassungzwischen Sockel-/Steckergehäusen und dem Leiterplattensubstrat in Bereichen mit Hochpinanzahl-Schnittstellen.
Überprüfen Sie die Gestaltung von Thermalentlastungen und Kupferflächen in der Nähe von Hochleistungs-Testlastkomponenten, um lokale Hotspots während längerer Zyklen zu vermeiden.
Bestätigen Sie, dass die Reflow-Profilparameter des Reflow-Ofens auf die spezifische Legierung und die thermische Masse der Bauteile abgestimmt sind und nicht ein generisches Profil verwendet wird, das von einem früheren Auftrag übernommen wurde.
Kennzeichnen Sie große Steckverbinder oder Kühlkörper-Hardware zur Überprüfung auf mechanische Beanspruchung an ihren Lötstellen bei wiederholten thermischen Zyklen.
Überprüfen Sie Via-in-Pad- und thermische Via-Platzierung unter Hochleistungskomponenten auf Übereinstimmung mit den Anforderungen an die Wärmeabfuhr.
Bestätigen Sie, dass in Burn-in-Vorrichtungen verwendete Rigid-Flex-Übergangsbereiche keine Bauteile und Kupferstrukturen innerhalb des Biegeradius enthalten – die Platzierung innerhalb der Flex-Biegezonen ist eine wiederkehrende Hauptursache für frühzeitige Ermüdungsausfälle.
Fordern Sie, dass dokumentierte Kriterien für thermische Zyklen (Zyklusanzahl, Temperaturgrenzwerte, Verweilzeit) dem Montagepartner vor dem First-Article-Bau mitgeteilt werden, damit die Prozessparameter mit dem tatsächlichen Nutzungsprofil übereinstimmen.
Testpunkt- und Prüfspchnittstellendesign
Die Schnittstelle von Prüfstift oder Sockel ist der einzige Punkt, an dem mechanische, elektrische und prozesstechnische Toleranzen zusammenlaufen, was diesen Abschnitt zum ausfallträchtigsten Teil der Checkliste macht.
Bestätigen Sie, dass die Größe der Testpunkt-Pads und die Beschichtung dem Spezifikationsblatt des Prüfspitzen- oder Pogo-Pin-Herstellers entsprechen und nicht einem generischen ENIG-Standard.
Überprüfen Sie die Platzierung der Testpunkte, um einen ausreichenden Abstand zu benachbarten Komponenten sicherzustellen und Schäden durch ein Überfahren der Prüfnadel zu verhindern.
Überprüfen Sie den Pad-zu-Pad-Abstand in hochdichten Prüfbereichen im Hinblick auf die physikalischen Teilungsgrenzen der Prüfkarte, einschließlich der Aufsummierung von Fertigungstoleranzen.
BestätigenFlying-Probeoder die ICT-Barrierefreiheit wurde für jedes Netz überprüft, das einen In-Circuit-Test erfordert, nicht nur für die im Schaltplan gekennzeichneten Netze.
Markieren Sie alle Testpunkte, die sich unter oder unmittelbar neben hohen Bauteilen befinden, welche den Zugang mit der Prüfnadel behindern könnten.
Überprüfen Sie, ob die Ausrichtungsmerkmale der Buchse (Führungsstifte, Codierung) mit Toleranzen spezifiziert sind, die mit den Verzug- und Koplanaritätsgrenzen der Leiterplatte aus Abschnitt 1 übereinstimmen.
Bestätigen Sie, dass die Auswahl der Oberflächenbeschaffenheit wiederholte Tastkopfkontaktzyklen berücksichtigt, da sich der Verschleiß der Oberfläche bei mehreren Einführungszyklen von dem Verschleiß eines Feldsteckverbinders bei einmaliger Berührung unterscheidet.
Verlangen Sie, dass eine dokumentierte Annahme zu Prüfspitzenkraft und Einsetzzyklen Teil der Konstruktionsunterlagen ist, damit der Fertigungspartner jede Abweichung zur tatsächlichen Testzellen-Ausrüstung vor dem Aufbau kennzeichnen kann.
Rückverfolgbarkeit und Dokumentation
Bestätigen Sie, dass der UID-Markierungsort und die Laserkennzeichnungsparameter im Designpaket fürMES-basierte Rückverfolgbarkeit.
Überprüfen Sie, ob Rückverfolgbarkeitsdaten Los- und Datumscode-Informationen der Komponenten für ESD-, thermische oder Feldausfalluntersuchungen erfassen.
Verlangen Sie, dass Röntgenprüfdaten (BGA/QFN-Voids, einschließlich Schrägwinkelaufnahmen, wenn dies aufgrund der Geometrie verdeckter Lötstellen erforderlich ist) im Fertigungsprotokoll für risikoreiche Baugruppen aufbewahrt werden.
Bestätigen Sie, dass die Inspektionsergebnisse von 3D-SPI und 3D-AOI anhand der Leiterplatten-UID und nicht nur auf Chargenebene protokolliert werden.
Prüfen Sie das Dokumentationspaket auf Vollständigkeit im Hinblick auf die Anforderungen der IPC-Klasse 3 an die Aufbewahrung von Aufzeichnungen.
Bestätigen Sie, dass die Versionskontrolle des Designs mit dem Rückverfolgbarkeitsprotokoll verknüpft ist, sodass Konstruktionsänderungen während des laufenden Betriebs für den betroffenen UID-Bereich erfasst werden.
Von der Checkliste zur Bewertung der DFM-Fähigkeiten von Lieferanten
Eine Checkliste wie diese hat neben der Überprüfung vor der Produktion einen zweiten Verwendungszweck: Sie dient als strukturierte Methode, um zu bewerten, ob ein potenzieller Montagepartner tatsächlich über die Prozessfähigkeit verfügt, die das Design erfordert. Anstatt einen Lieferanten allgemein zu fragen, ob er „ATE-Arbeiten unterstützt“, kann ein Designteam jeden Abschnitt durchgehen – Koplanaritäts-Messmethode, ESD-Leitlinienkontrollen, Dokumentation des thermischen Profils, Werkzeug für die Prüfadapter-Schnittstelle, Rückverfolgbarkeit auf UID-Ebene – und den Lieferanten bitten, die jeweilige Fähigkeit Punkt für Punkt nachzuweisen. Ein Partner, der konkret über die Auswahl von Vorrichtungen für verzugsanfälliges Reflow, Closed-Loop-Konfiguration von SPI/AOI-Toleranzen und die Verfügbarkeit von Röntgenprüfungen in Schrägansicht für verdeckte BGA-Lötstellen sprechen kann, signalisiert echte HMLV-Testequipment-Erfahrung, nicht eine allgemeine SMT-Kapazität, die für einen spezialisierten Markt umetikettiert wurde.
Teams, die diese Bewertung für ihren aktuellen oder potenziellen Lieferanten durchführen, können gerne eine Leistungspräsentation durch das Engineering-Team von PCBCart zu jeder der fünf oben genannten Kategorien anfordern.
Lieferformat und nächster Schritt
Diese Checkliste ist als statisches, ausdruckbares Audit-Formular für die Vorproduktion gedacht – ein Dokument, das Technik- und Qualitätsteams Punkt für Punkt durchgehen können, bevor ein Design zur Fertigung freigegeben wird, und das zur Nachverfolgbarkeit an die Designunterlagen angehängt werden kann. Sie ist kein Live-Dashboard und kein Abonnementbericht.
Entwicklungsteams, die eine neue ATE- oder Burn-in-Platine bewerten, können Gerber-Dateien zur DFM-Vorprüfung und Angebotserstellung bei PCBCart einreichen, bei der die oben genannten Risiken in Bezug auf Ebenheit, Wärmeableitung und Prüfadapter-Schnittstelle anhand des konkreten Designs bewertet werden, bevor der Fertigung zugestimmt wird.Wenden Sie sich an das Ingenieurteam von PCBCartum eine DFM-Vorprüfung zu starten oder direkt ein Angebot für einen anstehenden ATE- oder Burn-in-PCBA-Aufbau anzufordern.
Hilfreiche Ressourcen
•High-Mix-Montage für Halbleiter-ATE: CoC-Sockelplatinen & Feinraster-BGA-Koplanarität
•Erstbemusterungsservice für alle Leiterplattenbestellungen
•Wie riskant ist es, eine erste Bestellung bei einem unbekannten Bestücker aufzugeben?
•Kostenloser PCB-DFM-Check und Checkliste für die PCB-Bestückung
