Eine Leiterplatte, die beim ICT durchfällt, ist nicht automatisch eine schlechte Leiterplatte. Zwei sehr unterschiedliche Probleme erzeugen dasselbe rote „Fail“ in einem Testbericht: ein tatsächlicher Fertigungsfehler und ein Test, der von vornherein keinen zuverlässigen Kontakt herstellen konnte. Diese beiden zu verwechseln, kostet in beide Richtungen Zeit – das Nacharbeiten einer Leiterplatte, die eigentlich eine einwandfreie Lötstelle hatte, aber einen schlechten Kontakt, verschwendet Taktzeit, und jedes Fail als „wahrscheinlich nur die Prüfvorrichtung“ abzutun, birgt das Risiko, eine Leiterplatte mit einem echten Defekt auszuliefern. Dieser Artikel behandelt die zweite Kategorie: Fehlalarme, manchmal auch Geisterfehler genannt, und die spezifischen Mechanismen dahinter – Flussmittelrückstände, abgenutzte oder zu schwach gedrückte Prüfspitzen und das Design der Testpunkte.
Was gilt als Fehlversagen im ICT?
Beim In-Circuit-Test wird über eineNagelbett-Vorrichtung— federbelastete Prüfspitzen, die auf dafür vorgesehene Pads auftreffen, um Kurzschlüsse, Unterbrechungen und Bauteilwerte im Vergleich zu den erwarteten Parametern zu überprüfen. Ein Fehlalarm tritt auf, wenn die Vorrichtung keine saubere, niederohmige Verbindung zu einem Knoten herstellt, der elektrisch völlig in Ordnung ist. Das Testgerät meldet einen offenen Stromkreis oder einen außerhalb der Toleranz liegenden Messwert nicht, weil die Leiterplatte fehlerhaft ist, sondern weil der Kontakt zwischen Prüfspitze und Pad selbst zu hochohmig oder intermittierend ist.
Flussmittelrückstände und Prüfspitzenkontaktwiderstand
No-Clean-Flux ist dafür ausgelegt, auf der Leiterplatte zu verbleiben, und für die Lötstelle selbst ist das kein Problem – eine massive Lötverbindung benötigt kein blankes Metall, um zu leiten. Ein Testpunkt ist eine andere Sache: Die Tastspitze benötigt direkten Metall-zu-Metall-Kontakt mit einem freiliegenden Pad, und ein Film aus Flussmittelrückständen auf diesem Pad erhöht den Widerstand genau an der Kontaktstelle. Ist genug davon vorhanden, misst die Prüfspitze eine intermittierende oder hochohmige Verbindung an einem Pad, das einwandfrei testen würde, wenn es vorher gereinigt würde. Dies ist die häufigste einzelne Hauptursache für einen Fehltest bei Leiterplatten, die ansonsten in einem sauberen, gut kontrollierten Prozess gefertigt wurden.
Sondenverschleiß und Federdruck
Federkontaktstifte verlieren im Laufe ihres Einsatzzyklus allmählich ihre Kontaktkraft – die Feder wird schwächer und die Spitze nutzt sich durch wiederholte Stöße ab, und der Kontaktwiderstand kann schon deutlich ansteigen, lange bevor ein Stift sichtbar abgenutzt aussieht. Eine Vorrichtung, in der Stifte nahe dem Ende ihrer Lebensdauer betrieben werden, neigt dazu, Fehlmessungen (False Fails) zu erzeugen, die sich bei denselben wenigen Prüfpunkten über viele Leiterplatten hinweg häufen. Das ist wiederum ein nützliches Diagnosesignal: Ein sich bei demselben Prüfknoten über eine ganze Serie wiederholendes Muster weist auf die Vorrichtung hin, nicht auf die Leiterplatten.
Testpunkt-Design: Abdeckung, Größe und Zeltung
Einige Fehlmessungen werden schon in die Konstruktion eingebaut, bevor die Leiterplatte überhaupt gefertigt wird. Ein Testpunkt, der kleiner ist als die Tastspitze, für die die Prüfvorrichtung ausgelegt wurde, eine Durchkontaktierung, die mit Lötstopplack abgedeckt ist, obwohl der Testplan freiliegendes Kupfer vorsah, oder ein Knoten ganz ohne eigenen Testpunkt – bei dem stattdessen auf das Abtasten eines Bauteilanschlusses vertraut wird – all das erhöht die Wahrscheinlichkeit eines schlechten oder inkonsistenten Kontakts, ganz unabhängig davon, wie sauber der Prozess ist. Dies ist eindeutig einDFMProblem, und es ist ein häufiges Ergebnis in einer Design-for-Test-Überprüfung vor dem Erstmuster, statt etwas, das allein durch Prozesskontrolle behoben werden kann.
Wie unterscheidet man einen Fehlalarm von einem echten Defekt?
● Testen Sie dieselbe Leiterplatte erneut auf derselben Vorrichtung. Ein tatsächlicher Unterbruch oder Kurzschluss tritt konsequent wieder auf; ein kontaktbedingtes Fehlversagen verschiebt sich zwischen den Wiederholungsprüfungen eher oder verschwindet.
● Wenn möglich, erneut mit einer anderen Vorrichtung oder einem anderen Tastkopf-Set testen. Ein Fehler, der mit der Leiterplatte mitwandert, ist mit größerer Wahrscheinlichkeit real; ein Fehler, der verschwindet, liegt mit größerer Wahrscheinlichkeit an der Vorrichtung.
● Gegenprüfung mitAOIoder eine manuelle Messsonde, die direkt auf das Pad gesetzt wird und die ICT-Vorrichtung vollständig umgeht. Eine Lötstelle, die bei der manuellen Messung in Ordnung ist, aber auf dem Nagelbett durchfällt, weist auf Kontaktwiderstand hin, nicht auf einen Defekt
● Betrachten Sie das Fehlermuster über den gesamten Los hinweg. Ein echter Defekt ist in der Regel zufällig oder an eine bestimmte Prozessabweichung gebunden; ein Vorrichtungsproblem tritt tendenziell immer an demselben Knoten auf vielen Leiterplatten auf
Warum ist dies für ATE- und Halbleiter-Testplatinen wichtiger?
Fehlalarme verursachen bei Halbleiter-ATE- und Testinterface-Platinen spezifische Kosten. Jede Platine, die wegen einer „Fehler“-Untersuchung aus der Linie gezogen wird, bedeutet Stillstand, um einem Problem nachzugehen, das möglicherweise gar nicht existiert, und feinere Pitch-Abstände sowie höhere Testpunktdichten auf diesen Platinen lassen weniger Spielraum für Tastkopfverschleiß oder Flussmittelrückstände, bevor der Kontaktwiderstand signalrelevant wird. Es gibt noch ein zweites, weniger sichtbares Risiko: Ein Team, das sich daran gewöhnt, ICT-Fehler als Vorrichtungsrauschen abzutun, kann am Ende einen echten Defekt auf einer Platine normalisieren, die gerade in einer Testzelle eingesetzt werden soll – wo ein tatsächlicher Unterbruch oder Kurzschluss auf der Interface-Platine stattdessen fälschlich als Problem mit dem Prüfling diagnostiziert wird, was ein erheblich teurerer Fehler ist, rückgängig zu machen, als eine Nacharbeit an derFlying-Probe-Testoder der IKT-Leitung selbst.
Prävention und Prozesskontrollen
● Verfolgen Sie den Kontaktwiderstand oder die Schlaganzahl der Prüfnadel und ersetzen Sie sie nach einem festgelegten Zeitplan, anstatt auf sichtbaren Verschleiß zu warten
● Führen Sie den No-Clean-Flux-Prozess streng kontrolliert durch, und wenn die Prüfpunkdichte hoch ist, erwägen Sie einen Reinigungsschritt vor dem ICT, anstatt sich auf die Selbsttoleranz des Flussmittels am Pad zu verlassen
● Führen Sie während der DFM-Phase eine Design-for-Test-Überprüfung durch: Bestätigen Sie, dass die Testpunktgröße der Spezifikation der Prüfstiftspitze der Vorrichtung entspricht, bestätigen Sie, dass keine erforderlichen Testpunkte abgedeckt sind, und bestätigen Sie, dass jedes Netz, das eine Isolation benötigt, einen eigenen zugänglichen Punkt hat
● Protokollieren Sie Muster von falsch negativen Fehlern nach Knoten über mehrere Lose hinweg über die Rückverfolgbarkeit der Vorrichtung oder das MES-System, sodass ein Knoten, der wiederholt ausfällt, als wahrscheinliches Vorrichtungsproblem gekennzeichnet wird, anstatt jedes Mal erneut als neuer Defekt diagnostiziert zu werden
● Verfolgen Sie einen geplanten vorbeugenden Wartungsplan für Anlagen, anstatt ausschließlich reaktiv vorzugehen
Die praktische Erkenntnis: Ein ICT-Fehler ist der Beginn einer Diagnose, nicht deren Ende. Jeden Fehler als bestätigten Defekt zu behandeln, führt zu unnötiger Nacharbeit und verschwendeter Durchlaufzeit; jeden Fehler als „wahrscheinlich die Vorrichtung“ abzutun, birgt das Risiko, einen echten Defekt durchrutschen zu lassen. Der Unterschied lässt sich fast immer durch einen erneuten Test, einen Abgleich mit der AOI und einen Blick darauf klären, ob die Fehler sich auf einem bestimmten Knoten häufen.
Sie haben ein ICT-Fehlermuster, das Sie zu diagnostizieren versuchen?Holen Sie sich ein sofortiges Angebot für die Leiterplattenbestückung
FAQs
1. Was ist der Unterschied zwischen einem Fehlalarm und einem tatsächlichen Defekt im ICT?
Ein falscher Ausfall entsteht dadurch, dass die Testvorrichtung keinen guten Kontakt zu einer einwandfreien Leiterplatte herstellt – etwa durch Flussmittelrückstände, abgenutzte Prüfspitzen oder ein Problem im Testpunkt-Design. Ein echter Defekt ist eine tatsächliche Unterbrechung, ein Kurzschluss oder ein Bauteil außerhalb der Spezifikation, das unabhängig von der Testmethode der Leiterplatte ausfallen würde.
2. Kann Flussmittelrückstand wirklich dazu führen, dass eine Leiterplatte den ICT-Test nicht besteht, wenn die Lötstelle selbst in Ordnung ist?
Ja – eine Prüfspitze benötigt direkten Metall-zu-Metall-Kontakt mit einer freiliegenden Testfläche, und Flussmittelrückstände auf dieser Fläche erhöhen den Widerstand an der Kontaktstelle, selbst wenn die darunterliegende Lötverbindung völlig intakt ist.
3. Wie oft sollten ICT-Prüfspitzen ausgetauscht werden, um Fehlablehnungen zu vermeiden?
Basierend auf der Schlaganzahl oder der gemessenen Drift des Kontaktwiderstands, nicht auf sichtbarem Verschleiß – Tastköpfe verlieren ihre Kontaktkraft in der Regel lange, bevor sie abgenutzt aussehen.
4. Ist ein falsches Nichtbestehen ein DFM-Problem oder ein Prozessproblem?
Beides ist möglich – zu klein dimensionierte oder zeltförmig überdeckte Testpunkte sind ein DFM-Problem, das in der Design-for-Test-Prüfung erkannt wird, während Flussmittelrückstände und Sondenverschleiß Prozess- bzw. Vorrichtungswartungsprobleme sind.
5. Hilft AOI dabei, einen Fehlalarm von einem echten Defekt zu unterscheiden?
Ja – wenn die AOI an einem Knoten, der beim ICT durchgefallen ist, eine vollständig ausgebildete, gut benetzte Lötstelle zeigt, ist das ein starkes Indiz dafür, dass der Fehler kontaktbedingt ist und nicht auf einen tatsächlichen Defekt zurückzuführen ist.
Hilfreiche Ressourcen
●Was ist In-Circuit-Testen (ICT)?
●Vergleich von AOI, ICT und AXI und wann sie während der PCB-SMT-Bestückung eingesetzt werden sollten
●Wie prüft man Lötfehler in der Leiterplattenfertigung?
●IPC-A-610 Klasse 3 Visuelle Prüfungsanleitung für Industrie- und Medizinbaugruppen
