In der High-Mix-/Low-Volume-(HMLV-)Fertigung von Leiterplattenbestückungen (PCBA) hat das Design des Nutzens einen direkten, messbaren Einfluss auf die Umrüstzeit und die Montagekosten pro Einheit – ein Einfluss, der in der Layoutphase leicht übersehen wird. Wenn ein Nutzen nicht an die tatsächlichen Prozessfähigkeiten der SMT-Linie angepasst ist, zeigen sich die Kosten in verlängerten Rüstzeiten, vermeidbarem Ausschuss beim Vereinzeln und einer geringeren Erstausbeute bei den Leiterplatten in Randnähe des Nutzens.
Warum die Panelisierungsstrategie in der HMLV-Produktion wichtig ist
In der HMLV-Fertigung sind Losgrößen typischerweise klein und Auftragswechsel häufig. Fixkosten, die bei einer Großserienproduktion vernachlässigbar wären – etwa das Einrichten und Einmessen von Druck-/Dispenserprogrammen, das Laden von Bestückungsprogrammen, Erstmusterprüfungen sowie das Be- und Entladen von Panels – machen einen deutlich größeren Anteil der Gesamtkosten pro Einheit aus, wenn sie nur auf einige Dutzend oder wenige Hundert Leiterplatten verteilt werden.
Die Panelisierung ist einer der wenigen Hebel in der Designphase, der diese Fixkostenbelastung direkt verringert, da sie beeinflusst, wie viele Leiterplatten pro Maschinenzyklus den Druck-, Bestückungs-, Reflow- und Inspektionsprozess durchlaufen:
• Feste Einrichtungskosten (Druck-/Bestückungsregistrierung, Programmeinrichtung, Erstmusterprüfung) werden auf alle Leiterplatten im Panel umgelegt, anstatt einmal pro Leiterplatte bezahlt zu werden
• Reduzierte manuelle Handhabung pro fertiger Leiterplatte, insbesondere bei kleinen oder unregelmäßig geformten Designs
• Konsistentere SPI/AOI-Erstteilkorrektur, da die Schleife einmal pro Panel statt einmal pro Leiterplatte eingerichtet wird
Der Kompromiss besteht darin, dass ein Panel, das ausschließlich auf Materialausbeute optimiert ist – also auf die maximale Anzahl von Leiterplatten, die auf einem Bogen untergebracht werden können –, diesen Vorteilen entgegenwirken kann, wenn es Trennspannungen, Sichtbarkeit von Fiduzialmarken oder thermische Gleichmäßigkeit ignoriert. Das Paneldesign für HMLV sollte im Hinblick auf Rüstwechsel-Effizienz und Ausbeute bewertet werden, nicht allein nach der Anzahl der Leiterplatten.
V-Cut vs. Tab-Routing: Die richtige Vereinzelungsmethode auswählen
Die beiden gebräuchlichsten Trennverfahren unterscheiden sich in Durchsatz, Flexibilität hinsichtlich der Leiterplattenform und der mechanischen Belastung für Randbauteile, was die Wahl zu einer echten Designentscheidung statt zu einer Standardoption macht.
V-Schnitt (V-Score)
• Am besten geeignet für geradlinige, rechteckige Leiterplatten ohne innere Ausschnitte entlang der Ritzlinie
• Einfacher und in der Regel schneller auszuführen als Fräsen – ein gerader V‑Nut-Schnitt erfordert keine CNC-Werkzeugwegprogrammierung oder Werkzeugverschleißverwaltung wie ein gefrästes Stegprofil.
• Konzentriert die Trennspannungen entlang einer einzigen geraden Linie, was die Biegekräfte direkt in Lötstellen und Leiterbahnen nahe der Ritzlinie einleiten kann – Keramik-Chip-Kondensatoren und BGA-Eckkugeln in der Nähe einer V-Ritzung sind die häufigsten Opfer
Tab-Route (Perforierte Lasche / Mäusebiss)
• Erforderlich für unregelmäßige Leiterplattenumrisse, innere Schlitze oder Ausfräsungen, undgemischte Boardformen auf demselben Panel kombiniert– Häufig in HMLV, wo ein einzelner Panel-Durchlauf mehr als einen Auftrag aufnehmen muss
• Verteilt Trennspannungen an diskreten Laschenpositionen statt entlang einer durchgehenden Linie, wodurch die Platzierung der Laschen um empfindliche Komponenten herum geplant werden kann
• Erfordert Freigabeplanung an jedem Stegbruchpunkt – für das Bauteilgehäuse, seine Lötstellen und den Arbeitsbereich des Fräswerkzeugs selbst, nicht nur für die sichtbare Leiterplattenkontur
Entscheidungslogik
V-Nut ist die sinnvolle Standardeinstellung für einfache rechteckige Leiterplatten, bei denen die Minimierung der Trennzeit am wichtigsten ist und sich keine Bauteile in der Nähe der Panelkante befinden. Tab-Fräsen ist die sicherere Wahl, wenn der Leiterplattenumriss unregelmäßig ist, das Panel verschiedene Layout-Designs kombiniert oder Bauteile mit biegeempfindlichen Lötstellen (Steckverbinder, Elektrolytkondensatoren, große BGAs, an der Leiterplattenkante montierte Teile) unvermeidlich nahe an einer Bruchlinie liegen. In beiden Fällen muss der Mindestabstand zwischen Bauteilen/Kupfer und dem Trennmerkmal bereits in der Layoutphase festgelegt werden – das ist nichts, was während der Endkontrolle noch korrigiert werden könnte.
Die genauen Anforderungen an Randabstand und Zwischenraum variieren je nach Bestücker und Trennmethode, daher sollten Sie die aktuellen Vorgaben bestätigen.Panelanforderungenfür Ihren Build, bevor Sie das Array finalisieren.
Fiduzial- und Prozessrand-Design für Platzierungsgenauigkeit
Die Platzierungsgenauigkeit auf einem panelisierten Array hängt von einem geschichteten Fiduzialschema und von einem Prozessrand ab, der so ausgelegt ist, dass dieses Schema über die gesamte Linie hinweg lesbar bleibt.
• Fiduzialmarken auf Panelebene (global): mindestens drei, asymmetrisch angeordnet, sodass das Panel nicht um 180° verdreht eingelegt werden kann, ohne dass dies erkannt wird
• Fiduzialmarken auf Leiterplattenebene (lokal): typischerweise zwei bis drei pro einzelner Leiterplatte, an diagonal gegenüberliegenden Ecken platziert, um Versatz und Rotation der Leiterplatte innerhalb des Panels zu korrigieren
• Lokale Fiduzialmarken auf Bauteilebene: neben Fine-Pitch-BGA- und QFN-Gehäusen hinzugefügt, um eine lokale Koordinatenkorrektur zu ermöglichen, da Fiduzialmarken auf Panel- und Leiterplattenebene allein für Fine-Pitch-Bestückung nicht ausreichend präzise sind
• Prozessrand / Schiene: trägt Fiduzialmarken und Werkzeuglöcher und bleibt frei von aktiver Schaltung, sodass Förderklemmen und Bildverarbeitungssysteme ungehinderten Zugang zu den Transportecken des Panels haben
Auf dieser Fiduzial-Hierarchie basieren unser MYCRONIC-Jetdrucker und das 3D-SPI-System für die Pastendruck-Registrierung und die Closed-Loop-Korrektur. Befindet sich ein Fiduzial unter dem Lötstopplack, zu nahe an einer Bruchlinie oder an einer Stelle, an der eine Förderklammer es während eines bestimmten Prozessschritts abdeckt, bleibt die Platzierungs- oder Druckverschiebung, die damit erkannt werden sollte, unkorrigiert – und die 3D-AOI erfasst das Ergebnis erst nachgelagert, anstatt es vorgelagert zu verhindern.
Panelgröße: Reflow-Gleichmäßigkeit und SPI/AOI-Taktzeit
Die Plattenabmessungen beeinflussen mehr als nur den Materialertrag – sie wirken sich auch auf die thermische Gleichmäßigkeit während des Reflows und auf die Inspektionszykluszeit pro Los aus.
• Größere Leiterplatten können einen größeren Temperaturunterschied zwischen der Plattenmitte und den Schienenkanten entwickeln, wenn sie sich durch die Zonen des Reflow-Ofens bewegen, was insbesondere bei HMLV-Leiterplatten mit unterschiedlicher Dicke wichtig ist, die durch den JTR-1200D-N laufen.
• Dünne oder großformatige Leiterplatten sind unter Reflow-Hitze eher zu Verzug geneigt; hier ist der Punkt, an demEinrichtungen aus Kunststeinwerden verwendet, um die Ebenheit der Leiterplatte zu gewährleisten und die Koplanarität von BGA/QFN auf verformungsempfindlichen Leiterplatten zu schützen
• Jedes Panel, das durch 3D-SPI und 3D-AOI indexiert wird, fügt einen festen Inspektionsschritt hinzu, unabhängig von der Panelgröße. Sehr kleine Panels vervielfachen daher die Anzahl der Indexierzyklen pro Los, während sehr große Panels die inspizierte Fläche – und die potenzielle Anzahl an Defekten – pro Zyklus erhöhen.
Das praktische Ziel ist eine Panelgröße, die das thermische Profil und die Verwerfung innerhalb des Prozessfensters für den spezifischen Stack-up und die Bauteilmischung hält, während die SPI/AOI-Indexierungsanzahl für den angestrebten Durchsatz des Loses noch vertretbar bleibt. Offline-Röntgen für BGA/QFN-Voids wird typischerweise in gleicher Weise gestuft und indexiert wie SPI/AOI – auf Panelebene, bevor die einzelnen Leiterplatten vereinzelt werden – sodass derselbe Trade-off bei der Panelgröße auch dort gilt. Der Nacharbeitszugang nach der Vereinzelung sollte dennoch bereits in der Designphase überprüft werden und nicht erst im Nachhinein festgestellt werden.
Checkliste für die Panelisierung des Designs
• Die Leiterplattenanzahl pro Panel wird anhand der Umrüsthäufigkeit festgelegt, nicht nur anhand des maximalen Materialertrags
• Das Trennverfahren (V-Nut oder Tab-Route) entspricht der Leiterplattenkontur und der Empfindlichkeit der Randbauteile
• Der Mindestabstand zwischen Bauteilen/Kupfer und jedem Trennelement wird eingehalten
• Panelbezogene Fiduzialmarken (≥3, asymmetrisch) sowie platinenbezogene und feinrastige lokale Fiduzialmarken sind alle spezifiziert
• Prozessrand/-schiene ist breit genug für Werkzeuglöcher und frei vom Fahrweg der Förderklemme
• Die Panelgröße wurde in Bezug auf die Reflow-thermische Gleichmäßigkeit für den zugewiesenen Stack-up überprüft
• Die Steifigkeit der Platte und das Verzugrisiko wurden bewertet, bei Bedarf mit festgelegter Vorrichtungsunterstützung
• Die SPI/AOI-Indexierungsanzahl wurde gegen den Soll-Durchsatz des Loses abgewogen
• Test- und Nacharbeitszugang nach Bestätigung der Entpanelisierung
Senden Sie Ihre Gerber-Daten zur Panelisierungsprüfung ein
Panelisierungsentscheidungen, die beim Layout getroffen werden, sind schwierig und kostspielig rückgängig zu machen, sobald das Nutzenarray in der Produktion ist. Wenn Sie ein Leiterplattendesign für eine HMLV-Bestückung finalisieren, reichen Sie vor der Freigabe Ihre Gerber-Dateien für eine Panelisierungs- und DFM-Prüfung ein – wir überprüfen Trennmethode, Fiduzial-Layout, Randabstände und Panelgröße im Hinblick auf die Prozessfähigkeiten der SMT-Linie, auf der Ihr Auftrag tatsächlich laufen wird.
Hilfreiche Ressourcen
•DFM-Prüfliste für industrielle PCBA: 38 Designregeln zur Reduzierung der Nacharbeitsquote
•BGA-Hohlstellenraten-Akzeptanzreferenz: IPC-7095D & IPC-A-610 Klassenkriterien
•IPC-A-610 Klasse 3 Visuelle Inspektionsanleitung für Industrie- und Medizinbaugruppen
