Une carte qui échoue au test ICT n’est pas automatiquement une mauvaise carte. Deux problèmes très différents produisent le même « échec » rouge sur un rapport de test : un véritable défaut de fabrication et un test qui n’a pas pu établir un contact fiable dès le départ. Confondre les deux fait perdre du temps dans les deux sens : retravailler une carte dont la brasure était parfaitement bonne mais dont le contact était mauvais gaspille du temps de cycle, et balayer chaque échec d’un revers de main en le qualifiant de « probablement juste le gabarit » fait courir le risque d’expédier une carte présentant un défaut réel. Cet article traite de la deuxième catégorie : les faux échecs, parfois appelés pannes fantômes, et des mécanismes spécifiques qui les provoquent — résidus de flux, pointes de test usées ou insuffisamment pressées, et conception des points de test.
Qu’est-ce qui est considéré comme un échec faux positif en ICT ?
Le test en circuit établit un contact avec chaque point de test au moyen d’undispositif à lit de clous— des sondes à ressort qui se posent sur des pastilles désignées pour vérifier les courts-circuits, les circuits ouverts et les valeurs des composants par rapport aux paramètres attendus. Un faux échec se produit lorsque le gabarit ne réalise pas une connexion propre et à faible résistance avec un nœud qui est, électriquement, parfaitement correct. Le testeur signale un circuit ouvert ou une mesure hors tolérance non pas parce que la carte est défectueuse, mais parce que le contact sonde‑pastille lui‑même est trop résistif ou intermittent.
Résidus de flux et résistance de contact de la sonde
Le flux sans nettoyage est conçu pour rester sur la carte, et pour le joint de soudure lui-même ce n’est pas un problème — un joint massif n’a pas besoin de métal nu pour conduire. Un point de test, c’est différent : la pointe de la sonde a besoin d’un contact direct métal sur métal avec une pastille exposée, et un film de résidu de flux posé sur cette pastille ajoute de la résistance directement à l’interface de contact. S’il y en a suffisamment, la sonde mesure une connexion intermittente ou à haute résistance sur une pastille qui serait testée sans problème si elle était d’abord nettoyée. C’est la cause racine unique la plus fréquente d’un faux rejet sur des cartes qui, par ailleurs, ont suivi un procédé propre et bien maîtrisé.
Usure de la sonde et pression du ressort
Au cours de leur cycle de vie, les pointes à ressort perdent progressivement leur force de contact : le ressort s’affaiblit et la pointe s’use à force d’impacts répétés, et la résistance de contact peut dériver à la hausse bien avant qu’une pointe ne paraisse visiblement usée. Un gabarit utilisant des pointes proches de la fin de leur durée de service a tendance à produire de faux échecs qui se concentrent sur une même poignée de nœuds à travers de nombreuses cartes, ce qui constitue en soi un signal de diagnostic utile : un motif qui se répète sur le même nœud tout au long d’une série désigne le gabarit, et non les cartes.
Conception des points de test : couverture, taille et bridage
Certaines défaillances faussement signalées sont intégrées dès la conception, avant même que la carte ne soit fabriquée. Un point de test plus petit que la pointe de sonde pour laquelle le gabarit a été conçu, un via recouvert de vernis épargne alors que le plan de test supposait du cuivre exposé, ou encore un nœud sans point de test dédié — s’appuyant plutôt sur la mise en contact avec une patte de composant — augmentent tous la probabilité d’un contact médiocre ou incohérent, quelle que soit la propreté du processus. Cela relève clairement d’unDFMun problème, et c’est une constatation fréquente lors d’une revue de conception pour les tests avant le premier article, plutôt que quelque chose que le seul contrôle du procédé puisse résoudre.
Comment distinguer un faux échec d’un véritable défaut ?
● Retester la même carte sur le même dispositif de test. Un véritable circuit ouvert ou un court-circuit se répète de manière constante ; un échec faux lié au contact est plus susceptible de varier ou de disparaître entre les nouveaux tests
● Dans la mesure du possible, refaire le test sur un autre dispositif de montage ou un autre ensemble de sondes. Une défaillance qui suit la carte est plus probablement réelle ; une défaillance qui disparaît est plus probablement due au dispositif de montage.
● Vérifier avecAOIou une sonde de multimètre manuelle placée directement sur le plot, contournant entièrement le gabarit d’ICT. Une soudure qui donne une bonne mesure à la main mais échoue sur le lit de clous indique une résistance de contact, pas un défaut
● Examinez le schéma de défaillance sur l’ensemble du lot. Un véritable défaut a tendance à être aléatoire ou lié à une excursion de procédé spécifique ; un problème de dispositif de test a tendance à se répéter sur le même nœud sur de nombreuses cartes.
Pourquoi cela est-il plus important pour les cartes de test ATE et de semi-conducteurs ?
Les faux échecs entraînent un coût spécifique sur les ATE pour semi-conducteurs et les cartes d’interface de test. Chaque carte retirée pour une enquête de « panne » représente du temps hors ligne à traquer un problème qui n’existe peut-être pas, et le pas plus fin ainsi que la densité plus élevée de points de test sur ces cartes laissent moins de marge pour l’usure des pointes de contact ou les résidus de flux avant que la résistance de contact ne devienne significative pour le signal. Il existe aussi un second risque, moins visible : une équipe qui s’habitue à écarter les défaillances ICT comme du bruit de gabarit peut finir par normaliser un véritable défaut sur une carte qui est sur le point d’être placée dans une cellule de test — où une vraie coupure ou un vrai court-circuit sur la carte d’interface est alors mal diagnostiqué comme un problème du dispositif en cours de test, ce qui est une erreur considérablement plus coûteuse à corriger qu’une retouche sur latest à sondes mobilesou la ligne TIC elle-même.
Prévention et contrôles de processus
● Suivre la résistance de contact des pointes de test ou le nombre de frappes et les remplacer selon un calendrier défini, plutôt que d’attendre une usure visible
● Contrôler strictement le procédé de flux no-clean et, lorsque la densité de points de test est élevée, envisager une étape de nettoyage avant l’ICT plutôt que de compter sur l’auto-tolérance du flux au niveau du plot
● Effectuer une revue de conception pour test pendant le DFM : confirmer que la taille des points de test correspond aux spécifications de la pointe de sonde du gabarit, confirmer qu’aucun des points de test requis n’est recouvert de vernis, et confirmer que chaque réseau nécessitant une isolation dispose d’un point dédié et accessible
● Enregistrer les schémas de faux échecs par nœud sur plusieurs lots via la traçabilité du gabarit ou le système MES, de sorte qu’un nœud qui échoue à plusieurs reprises soit signalé comme un problème probable de gabarit au lieu d’être à chaque fois re-diagnostiqué comme un nouveau défaut
● Maintenez un plan de maintenance préventive des installations programmé plutôt qu’un plan purement réactif
Conclusion pratique : un échec à l’ICT est le début d’un diagnostic, pas la fin. Considérer chaque échec comme un défaut avéré entraîne des retouches inutiles et une perte de temps de cycle ; considérer chaque échec comme « probablement le gabarit » risque de laisser passer un véritable défaut. La distinction peut presque toujours être tranchée par un nouveau test, une vérification croisée avec l’AOI et l’examen d’un éventuel regroupement des défaillances sur un nœud spécifique.
Vous avez un schéma de défaillance TIC que vous essayez de diagnostiquer ?Obtenez un devis instantané pour l’assemblage de circuits imprimés
FAQ
1. Quelle est la différence entre un faux échec et un véritable défaut en ICT ?
Un faux échec provient du fait que le dispositif de test n’établit pas un bon contact avec une carte en bon état — résidus de flux, pointes de test usées ou problème de conception du point de test. Un véritable défaut est une coupure, un court-circuit ou un composant hors spécifications qui échouerait quel que soit le mode de test de la carte.
2. Les résidus de flux peuvent-ils vraiment entraîner l’échec d’une carte au test ICT si la brasure elle-même est correcte ?
Oui — une sonde a besoin d’un contact direct métal sur métal avec une pastille de test exposée, et les résidus de flux présents sur cette pastille ajoutent une résistance au point de contact, même lorsque la soudure sous-jacente est parfaitement saine.
3. À quelle fréquence faut-il remplacer les pointes ICT pour éviter les faux échecs ?
Basé sur le nombre de frappes ou la dérive mesurée de la résistance de contact, et non sur l’usure visuelle — les pointes perdent généralement leur force de contact bien avant qu’elles ne paraissent usées.
4. Un faux échec est-il un problème de DFM ou un problème de procédé ?
Cela peut être l’un ou l’autre : des points de test sous-dimensionnés ou en tente constituent un problème de DFM détecté lors de la revue de conception pour le test, tandis que les résidus de flux et l’usure des pointes de test relèvent des problèmes de procédé et de maintenance des gabarits.
5. L’AOI aide-t-elle à distinguer un faux rejet d’un défaut réel ?
Oui — si l’AOI montre un joint entièrement formé et bien mouillé sur un nœud ayant échoué au test ICT, c’est un fort indice que l’échec est lié au contact plutôt qu’à un véritable défaut.
Ressources utiles
●Qu’est-ce que le test en circuit (ICT) ?
●Comment vérifier les défauts de soudure dans la fabrication de circuits imprimés ?
●Guide d’inspection visuelle IPC-A-610 Classe 3 pour assemblages industriels et médicaux
