ICT に不合格になった基板が、自動的に不良基板だというわけではありません。テストレポート上で同じ赤い「FAIL」を示すまったく異なる 2 つの問題があります。実際の製造不良と、そもそもテストが信頼できる接触を確保できなかったケースです。この 2 つを混同すると、両方向で時間の損失が発生します。良好なはんだ接合部を持ちながら接触不良のせいでリワークしてしまうとタクトタイムを無駄にし、逆にあらゆる不合格を「たぶん治具の問題だろう」と片付けてしまうと、真の欠陥を持つ基板を出荷してしまうリスクがあります。この記事では、後者のカテゴリー、すなわち偽不良（ゴースト不良とも呼ばれる）と、その背後にある具体的なメカニズム ― フラックス残渣、摩耗したまたは押し付け圧不足のプローブ、そしてテストポイント設計 ― を扱います。
ICT における誤判定の失敗とは何か？
インサーキットテストは、各テストポイントに対して～を介して接触しますベッド・オブ・ネイル治具— 指定されたパッド上に着地し、ショートやオープン、そして部品値が期待されるパラメータどおりかどうかを確認するスプリング式プローブ。誤判定（フォルスフェイル）は、電気的にはまったく問題のないノードに対して、治具がクリーンで低抵抗な接続を確立できなかったときに発生する。テスターがオープン回路や許容範囲外の測定値を報告するのは、基板が不良だからではなく、プローブとパッドの接触そのものが高抵抗であったり不安定であったりするためである。
フラックス残渣とプローブ接触抵抗
ノークリンフラックスは基板上に残ることを前提に設計されており、はんだ接合部自体にとっては問題になりません。バルクのはんだ接合は、導通のために金属がむき出しである必要はないからです。 しかし、テストポイントは事情が異なります。プローブの先端は、露出したパッドと金属同士が直接接触する必要がありますが、そのパッド上に残留フラックスの膜が乗っていると、ちょうどその接触界面で抵抗が増加します。残留物が十分に多いと、本来は拭き取ってきれいにしてからテストすれば問題なく合格するパッドであっても、プローブは接触不良や高抵抗の接続として読み取ってしまいます。これは、その他の点ではクリーンでよく管理されたプロセスで製造された基板において、誤判定（偽不良）を引き起こす最も一般的な単一の根本原因です。
プローブの摩耗とスプリング圧
スプリングプローブは、その使用サイクルの進行に伴って接触荷重が徐々に低下していきます。これは、バネが弱くなり、先端が繰り返しの打鍵によって摩耗するためであり、プローブの外観上の摩耗がはっきりと見えるよりもかなり前から、接触抵抗が上昇方向にずれていく可能性があります。寿命末期に近いプローブを使用しているフィクスチャは、多くの基板にわたって同じ少数のノードに集中して現れる誤判定（不良判定）を生じやすくなりますが、これはそれ自体が有用な診断シグナルです。すなわち、同じノードで同じパターンが連続して現れる場合、それは基板ではなくフィクスチャ側に原因があることを示しています。
テストポイント設計：カバレッジ、サイズ、およびテーピング
基板が実装される前の設計段階で、いくつかの誤った不良判定の要因が作り込まれてしまうことがあります。治具が想定しているプローブ先端径より小さいサイズのテストポイント、テスト計画では露出銅を前提としていたにもかかわらずソルダーレジストでテント処理されたビア、あるいは専用のテストポイントがまったく設けられておらず、代わりに部品リードへのプロービングに依存しているノードなどは、プロセスがどれほどクリーンであっても、接触不良や接触のばらつきが生じる可能性を高めてしまいます。これはまさにDFMこの問題は、単なるプロセス管理だけで解決できるものではなく、初回試作前のテスト容易化設計レビューでよく見られる一般的な指摘事項です。
誤った不合格と実際の欠陥をどのように見分けるか？
● 同じフィクスチャで同じ基板を再テストします。本物のオープンまたはショートは一貫して再現されますが、接触に起因する誤判定の不良は、再テストの間で変動したり解消されたりする可能性が高くなります。
● 可能であれば、別のフィクスチャまたはプローブセットで再テストしてください。基板に追従して発生する不良は実際の不良である可能性が高く、消失する不良はフィクスチャが原因である可能性が高いです。
● 照合するAOIまたは、ICTフィクスチャを完全にバイパスして、パッドに直接当てた手動メータープローブを使用します。手作業での測定では問題なく読めるのに、ベッド・オブ・ネイルズでは不良となる接合部は、欠陥ではなく接触抵抗が原因であることを示しています。
● ロット全体の不良パターンを確認します。本当の欠陥はランダムであるか、特定のプロセス異常に結びつく傾向がありますが、治具の問題は多くの基板で同じノードに繰り返し発生する傾向があります
なぜこれはATEおよび半導体テストボードにとってより重要なのか？
半導体ATEおよびテストインターフェースボードにおいて、誤判定による不合格は特有のコストを伴う。「不良」調査のために取り外されるボードは、実在しないかもしれない問題を追跡するために生産ラインから外される時間そのものであり、さらにこれらのボードでは、より細かいピッチや高いテストポイント密度により、プローブの摩耗やフラックス残渣が接触抵抗に影響して信号上問題となるまでのマージンが小さくなっている。 また、目に見えにくい第二のリスクも存在する。ICT不良をフィクスチャ由来のノイズとして片付けることに慣れてしまったチームは、テストセルに入ろうとしているボード上の真の欠陥を見過ごすことを常態化してしまう可能性がある――そこでインターフェースボード上の実際のオープンやショートが、被試験デバイス側の問題として誤診されてしまい、その修正には、ボードのリワークよりもはるかに高いコストがかかるという、はるかに高価なミスへとつながりうる。フライングプローブ検査または ICT 回線自体。
予防および工程管理
● プローブの接触抵抗またはストライク回数を追跡し、目に見える摩耗を待つのではなく、あらかじめ定められたスケジュールに従って交換する
● ノークリンフラックス工程を厳密に管理し、テストポイント密度が高い場合は、パッドでのフラックス自己許容性に頼るのではなく、ICT の前に洗浄工程を追加することを検討する
● DFM 中にテスト容易化設計レビューを実施する：テストポイントのサイズが治具のプローブ先端仕様に合致していることを確認し、必要なテストポイントがいずれもレジストで覆われていないことを確認し、アイソレーションが必要なすべてのネットに専用のアクセス可能なポイントがあることを確認する
● 治具のトレーサビリティまたは MES システムを通じて、ロット間でノードごとの誤判定不良パターンを記録し、同じノードが繰り返し不良となる場合には、その都度新たな欠陥として再診断するのではなく、治具起因の可能性が高い問題としてフラグ付けする
● 純粋に事後対応に頼るのではなく、設備に対する定期的な予防保全計画を実施する
実務的なポイントとして、ICTの不良は診断の終わりではなく、始まりであるということです。すべての不良を確定した欠陥として扱うと、不必要な手戻りとサイクルタイムの無駄につながりますし、すべての不良を「おそらく治具の問題だろう」とみなすと、実際の欠陥を見逃すおそれがあります。この違いは、再テスト、AOIとのクロスチェック、そして不良が特定のノードに集中しているかどうかを確認することで、ほとんどの場合判断できます。
診断しようとしているICTの失敗パターンがありますか？PCBアセンブリの即時見積もりを取得
よくある質問
1. ICT における誤判定（フォールスフェイル）と実際の欠陥の違いは何ですか？
誤判による不良は、フラックス残渣、摩耗したプローブ、またはテストポイント設計上の問題などにより、テストフィクスチャが良品基板と十分な接触を確保できないことで発生します。 真の欠陥は、実際のオープン、ショート、あるいは仕様外の部品によるものであり、基板がどのようにテストされても不良となるものです。
2. はんだ接合部自体に問題がなくても、フラックス残渣が原因で基板がICTに不合格となることは本当にあり得ますか？
はい。プローブには、露出しているテストパッドとの金属同士の直接接触が必要であり、そのパッド上に残ったフラックス残渣は、たとえ下地のはんだ接合が完全に健全であっても、接触点で抵抗を増加させてしまいます。
3. 誤判定を防ぐために、ICTプローブはどのくらいの頻度で交換すべきですか？
ストライク回数または測定された接触抵抗のドリフトに基づいて判断し、外観上の摩耗では判断しないでください。プローブは、見た目が摩耗して見えるよりもはるかに早い段階で接触力を失うのが一般的です。
4. 誤った不合格はDFMの問題ですか、それともプロセスの問題ですか？
どちらの場合もありえます。サイズ不足やテント処理されたテストポイントは、DFT（Design for Test）のレビューで検出されるDFM上の問題であり、一方でフラックス残渣やプローブの摩耗は、製造プロセスおよび治具保守に起因する問題です。
5. AOI は誤判定の不良と実際の欠陥を見分けるのに役立ちますか？
はい。AOI で、ICT に不合格となったノードに完全に形成され、十分にぬれた接合部が確認できる場合、その不合格は真の欠陥ではなく、接触不良に起因している可能性が高いという強い示唆になります。
役立つリソース
