高密度スイッチング電源（SMPS）モジュールには、電力インダクタ、トランス、MOSFET、および細ピッチのフィードバック／制御ICが、ますます小型化された基板上に実装されている。組立の観点から見ると、これは純粋なパワーボードや純粋なデジタル制御ボードとは本質的に異なる問題を生み出す。同一のパネル上に、熱容量、スタンドオフ高さ、ピッチ公差が大きく異なる部品が混在しているためである。高密度SMPSモジュールを、パワーステージと制御ステージのどちらも損なうことなくSMTおよびTHTプロセスを通過させるには、各工程ステーションで入念なプロセス計画が必要となる。
高密度SMPSレイアウトが実装において課題となる理由
典型的高密度SMPSモジュールでは、大型の電力インダクタやトランス（周辺部品より数ミリ高いことが多い）を、0.4mmピッチまたはそれより細かいピッチのPWMコントローラ、電流検出アンプ、ゲートドライバのすぐ隣に配置する。このレイアウトパターンから、次の2つの衝突が直接的に生じる。
配置およびリフロー時の高さ差パッケージ間の間隔を、フットプリントの外形だけでなく実際の部品高さに基づいて検証していない場合、背の高いパワーマグネティクスは、ペースト印刷時に隣接するステンシル開口部を遮ってしまったり、実装ヘッドのクリアランスを妨げたりする可能性があります。
ペーストおよび実装工程でのピッチ不良。大型の離散電力部品の近くに配置されるファインピッチQFN/BGA制御デバイスには、独立したステンシル開口設計（開口率の低減、段付きステンシル正当な場合には、電源ステージ部品向けに調整された印刷プロセスが、制御ステージのフットプリント上での堆積精度を損なわないようにする。
この問題への対処は、基板が生産ラインに乗る前、すなわち DFM レビューの段階から始まります。背の高い磁気部品の周囲にコンポーネント立ち入り禁止エリア（キープアウトゾーン）を設けること、および電源系と制御系の領域を別々の印刷ゾーンとして扱うステンシル設計を行うことが、設計段階で取り得る最も効果的な 2 つの対策です。
異なる熱容量を持つ部品向けのリフロープロファイル設計
これらの基板における実装上の主要なリスクは機械的なものではなく熱的なものである。電源インダクタやトランスは十分な熱容量を持っているため、同一パネル上の小型筐体の制御ICに比べて、加熱および冷却の速度がはるかに遅い。基板上の平均的な部品に合わせて調整された単一ゾーンのリフロー方式では、一般的に次のいずれかの事態が発生する。大型筐体の電源部品が十分に加熱されず、トランス端子のはんだ濡れ不良を招くか、あるいは小型で熱容量の小さい制御ICが過加熱となり、リフロー耐性の上限付近まで押し上げられて、吸湿性部品や熱的マージンの小さい部品に対するリスクが増大する。
ここでは、マルチゾーンのリフロープロファイルを固定レシピとして扱うのではなく、意図的に適用します。JTR-1200D-N リフロー炉では、各ゾーンの温度設定値を個別に制御できるため、大きな質量を持つ部品が、小型の制御側部品を許容される最高温度上限以上に加熱してしまうことなく、十分な液相線超過時間を確保できるよう、ランプおよびソーク工程を調整することができます。実際には、これは次のことを意味します。
プロファイリングは、単一の基準点ではなく、パネル上の最大電力コンポーネントと、最小／最も熱に敏感な制御ICの両方に設置した熱電対を用いて実施されます。
ランプレートとソーク時間は、いずれか一方の極端だけを最適化するのではなく、オーブンのゾーン数が許す範囲で、これら二つの極端間の温度差をできるだけ小さくするように設定されます。
プロファイルの検証は、基板上に存在する湿気感受性デバイスの J-STD-020 分類に準拠した、標準的なリフロー熱プロファイリング手順に従って行われます。
部品の熱容量範囲が異常に広い基板では、標準基板のデフォルトとは異なるペースト合金やプロファイルの見直しが必要になる場合もあります。これは設計レビュー段階で行うべき判断であり、ライン上で事後的に修正するものではありません。
THT電源端子のための選択はんだ付け
高密度SMPSモジュールでは、リフローには適さないヒートシンク取り付け用の脚、高電流コネクタピン、THT電力インダクタなどのスルーホール電力端子と、SMT制御回路を併用することが多くあります。ここでは標準的なフローはんだ付けは実用的ではありません。というのも、フルウェーブ処理を行うと、隣接するSMD制御部品が、想定されていない2回目の熱ストレスおよびはんだ波との接触にさらされてしまうためです。
これは、～の特定のユースケースです自動選択式フローはんだ付け当社の ZSWHPS-11-2 選択はんだ付けシステムでは、窒素保護された局所ウェーブ接触は、定義された THT パッド ― 電源端子およびヒートシンク固定用リード ― のみに適用され、すでにリフロー済みの周辺 SMD 制御回路には、追加の熱的・機械的ストレスは一切かかりません。選択工程中の窒素保護は、はんだ接合部の酸化も低減し、特に大電流 THT 端子では、接合信頼性が長期的な熱サイクル性能に直結するため、その効果が一層重要になります。
ここでは、治具設計ははんだ付け条件と同じくらい重要です。ノズルのプログラミングとパレット設計では、はんだ付け対象となるTHTパッドに近接する背の高いパワー磁気部品との位置関係を考慮し、選択はんだの通過形状が隣接部品に接触するリスクを避けられるようにしなければなりません。
検査戦略：クローズドループSPIおよびAOI
混載技術ボードはクローズドループ検査によって特に大きな恩恵を受けます。というのも、ボードの片面（たとえば微細ピッチの制御領域）でペースト印刷や実装位置のずれが発生しても、ボード全体の歩留まりが見かけ上許容範囲に収まっている場合、単純な合否判定のAOIチェックではその問題が覆い隠されてしまう可能性があるためです。
3D SPI印刷直後に各パッド上のペースト体積・高さ・面積を測定します。これは、電源および制御ゾーンが異なる開口比で印刷される段差ステンシル設計において極めて重要であり、一方のゾーンでの印刷ずれを、基板全体にわたる単一の許容帯で評価すべきではないためです。
3D AOIこれは、実装およびリフロー後に適用され、背の高い部品の近くに位置する微細ピッチの制御用フットプリントにおいて、実装ヘッドの接近角度と実装後検査時の視線がともにより制約されるために起こりやすい、実装ずれやツームストーニングリスクを検出します。
オフラインX線検査斜め角度での検査機能により、制御側パッケージ上の BGA および QFN のボイド検査に対応し、とりわけ熱プロファイルが電源側コンポーネント向けに最適化されており、制御側のはんだ接合部品質については別個の確認が必要となる場合に有用です。
このボードタイプにおけるクローズドループ型SPI/AOIの価値は、総合的な歩留まり指標に応じて単一のグローバル設定を調整するのではなく、ペーストおよび実装データをゾーンごとのプロセスパラメータにフィードバックできる点にあります。
パワーデバイスの根本原因解析のためのMESトレーサビリティ
SMPS アセンブリにおいては、電力半導体および磁気部品のバッチレベルのトレーサビリティが、他と比べて非常に重要です。というのも、電力コンバータのフィールド故障は、多くの場合ランダムな欠陥ではなく、熱的要因やバッチ起因で発生することが多いためです。私たちのスマートMESプラットフォームおよび、基板またはパネルレベルでレーザーマーキングされたUIDによって、重要な電源コンポーネント（MOSFET、パワーインダクタ、制御IC）のバッチ／ロットデータを、組立時点で完成品のシリアル番号に紐付けます。
このトレーサビリティ構造こそが、現場から返却されたユニットに対する根本原因分析を、推測ではなく実行可能なものにする要素です。もし稼働中のユニット群全体で故障パターンが現れた場合でも、組立時に記録されたバッチレベルのデータによって、調査は「どのロットか、どのリフロープロファイルの実行か、どの検査パスか」から開始でき、まったくの手探り状態から始めずに済みます。
高密度SMPS組立のためのDFM推奨事項
以上を踏まえると、高密度SMPSモジュールに特有のDFMの優先事項は次のとおりです。
高さのある電源用マグネット部品の周囲に設定したキープアウトゾーンについて、フットプリントのコートヤードだけでなく、実際の実装ヘッドおよび実装後のAOI検査で必要となるクリアランスに照らして見直すこと。
ステンシルの電源および制御領域を、基板全体に単一のステンシル厚さ／開口比を適用するのではなく、アパーチャ設計において独立した印刷ゾーンとして扱うこと。
レイアウト段階で、選択はんだ付けを行うTHT電源端子およびヒートシンクのリードを指定し、治具設計を開始する前に、選択はんだ付けノズルがアクセスできる十分なクリアランスが確保されていることを確認する。
標準として、二重リファレンスによるリフロープロファイリング（最大熱容量部品と最も熱に敏感な制御IC）を指定するDFM チェックリスト項目幅広い部品の熱容量範囲を持つあらゆる基板に対応します。
初回品試作後ではなく、NPI計画段階で、どの電源コンポーネントにバッチレベルのUID紐付けが必要かを含めたMESトレーサビリティ要件を確認すること。
より大きなパネルでの反りのリスクが、上記の実装およびクリアランスに関する問題をさらに複雑化させるような設計の場合、人工石材設備リフロー中に使用することで、ファインピッチ実装やAOI検査が依存する許容範囲内にパネルの平坦度を保持するのに役立ちます。
高密度SMPSアセンブリは、最終的には1枚のパネルを共有する2つの全く異なる部品群 ― 大きな質量を持つパワーマグネティクスと微細ピッチの制御回路 ― の間での協調の問題であり、それぞれが固有の実装、熱設計、検査要件を持っている。これに対処するのを初品評価後の補償ではなくDFM段階で行うかどうかが、設計が一発で量産歩留まりに到達するか、高コストな手直しサイクルを要するかを左右する。本稿で述べたプロセス上の判断 ― ステンシルゾーニング、二重基準のリフロープロファイル、選択はんだ付け、クローズドループSPI/AOI、バッチレベルのMESトレーサビリティ ― は、その結果を予測可能なものにするために利用できるレバーである。
高密度のSMPSや電源モジュールを開発していて、レイアウトを確定したり見積もりを依頼したりする前にエンジニアリング面での助言が必要な場合は、組み立て評価のためにプロジェクトを提出してください見積もりプロセスの一環として、当社チームは実装クリアランス、熱プロファイリング戦略、および検査要件を確認します。
役立つリソース
•ATE BGA基板向けX線斜角検査
•診断機器用PCBAの初回合格率向上フレームワーク
•PCBA の最適な性能を実現するための QFN 部品におけるステンシル設計要件
•はんだペースト・ステンシル設計における面積比の計算
・無料DFMチェック
