Papan ATE dan pembakaran semikonduktor beroperasi dalam julat toleransi yang tidak pernah dihadapi oleh kebanyakan PCBA industri: tetingkap sentuhan probe yang diukur dalam mikron, kitaran terma sehingga ratusan darjah, dan sifar margin untuk kegagalan berselang-seli sebaik sahaja papan dimuatkan ke dalam sel ujian. Semakan reka bentuk yang memadai untuk papan kawalan industri umum masih boleh menghasilkan papan antara muka ATE yang tidak berfungsi. Senarai semak di bawah menyusun semakan DFM pra-pengeluaran kepada lima kategori pengesahan, masing-masing menyasarkan mod kegagalan yang khusus untuk perkakasan ujian dan pembakaran.
Pengesahan Kekoplanan dan Kelenkangan
Kekopelan dan herotan berada pada kedudukan tertinggi dalam risiko khusus ATE kerana kedua-duanya terus mengakibatkan kegagalan sentuhan prob dan anjakan penempatan komponen — dua punca akar paling biasa bagi pemulangan papan ujian dari lapangan.
Sahkan selekoh dan kilasan papan maksimum yang dibenarkan setiapKriteria Kelas 3 IPC-A-610sebelum penyepanelan dimuktamadkan.
Tentukan toleransi koplanariti untuk tapak BGA dan QFN berbanding antara muka soket atau kad prob, bukan hanya berbanding satah papan.
Tandakan kawasan BGA padat berketumpatan tinggi dan padang halus untuk pengesahan profil refluks menggunakan lekapan batu sintetik dan bukannya jig logam standard, kerana herotan yang disebabkan oleh lekapan semasa refluks adalah punca biasahanyutan koplanar selepas pematerian.
Memerlukan data pengukuran herotan selepas reflow (melalui moiré bayang-bayang atau setara) sebagai kriteria pelepasan sebelum sesuatu reka bentuk dikeluarkan untuk pengeluaran besar-besaran.
Semak susun atur panel bagi pengagihan kuprum tidak simetri yang boleh mempengaruhi arah herotan pada keseluruhan panel.
Sahkan topeng pateri dan keseimbangan tembaga pada lapisan bertentangan berhampiran kawasan BGA besar untuk mengurangkan pengecutan berbeza.
Kenal pasti sebarang tuangan kuprum terbuka yang besar berhampiran zon antara muka prob yang boleh mengeraskan atau melonggarkan papan secara setempat dan memesongkan kerataan setempat.
Sahkan bahawa simetri susunan lapisan telah diperiksa secara khusus dalam zon kekal prob/soket, bukan hanya di bahagian tengah panel.
Mengapa perkara ini penting khususnya untuk ATE:kad kad ujian atau antara muka pogo-pin mempunyai julat gerakan menegak yang tetap. Walaupun sisihan koplanariti bawah 100 mikron pada BGA atau QFN padang halus boleh menolak bebola atau kaki individu keluar daripada julat itu, menghasilkan litar terbuka berselang-seli yang hanya muncul di bawah beban terma — mod kegagalan yang sepatutnya dikesan oleh pembakaran awal (burn-in), bukan disebabkannya. Kebengkokan (warpage) yang diperkenalkan semasa reflow menambahkan lagi masalah ini: ia mengubah pendaftar komponen-ke-pad semasa pepejalnya pateri, yang boleh dikesan oleh pemeriksaan gelung tertutup 3D SPI dan 3D AOI selepas cetakan dan selepas penempatan, tetapi hanya apabila toleransi pemeriksaan ditetapkan mengikut keperluan sebenar antara muka ujian, bukannya tetapan lalai umum.
Perlindungan ESD dan Nyahcas Statik
Papan ATE dan burn-in sering membawa antara muka cip tanpa pakej atau cip terdedah serta bahagian hadapan analog ambang rendah, yang meningkatkan kepekaan ESD jauh melebihi pemasangan industri biasa.
Sahkan thePelan kawalan ESDmeliputi garis pemasangan, bukan sahaja fail reka bentuk — pembumian, pengionan dan pengesahan tali pergelangan tangan pada setiap langkah pengendalian.
Semak semula pengelasan kepekaan ESD komponen (mengikut JEDEC/JESD22-A114 jika berkenaan) berbanding dengan prosedur pengendalian talian.
Sahkan bahawa penyambung ujian dan penentukuran yang bertujuan untuk kegunaan di lapangan atau makmal mempunyai perlindungan ESD yang diletakkan sedekat mungkin dengan penyambung seperti yang dibenarkan oleh susun atur.
Sahkan bahawa pembungkusan penyebar statik atau konduktif ditetapkan untuk pengangkutan papan antara pemasangan, pemeriksaan dan penghantaran.
Tandakan sebarang pad prob terdedah, jari emas, atau titik ujian penentukuran yang tidak mempunyai perlindungan ESD dalam skematik.
Memerlukan pengesahan audit ESD sebagai item senarai semak berasingan sebelum pembinaan artikel pertama, berasingan daripada audit proses umum.
Pengurusan Terma dan Pertimbangan CTE
Papan burn-in mengalami kitaran terma berulang daripada suhu ambien ke suhu tinggi dalam ruang ujian, yang menjadikan ketakselarasan pekali pengembangan terma (CTE) sebagai risiko kebolehpercayaan jangka panjang utama dan bukannya kebimbangan sekunder.
Sahkan pemilihan aloi pateri mengambil kira profil suhu berkadar ruang pembakaran — aloi SAC standard perlu disemak berbanding masa tahan sebenar dan bilangan kitaran, kerana tingkah laku keletihan berbeza daripada andaian penyolderan semula tunggal.
UlasanKetidakpadanan CTEdi antara perumah soket/penyambung dan substrat PCB pada zon antara muka kiraan pin tinggi.
Sahkan reka bentuk pelepasan haba dan tuangan kuprum berhampiran komponen beban ujian berkuasa tinggi untuk mengelakkan titik panas setempat semasa kitaran berpanjangan.
Sahkan parameter profil reflow pada ketuhar reflow sepadan dengan aloi dan jisim terma komponen yang khusus, bukan profil umum yang dibawa daripada kerja terdahulu.
Tandakan penyambung besar atau perkakasan pelesap haba untuk semakan tekanan mekanikal pada sambungan paterinya di bawah kitaran terma berulang.
Semak semula via-dalam-pad dan penempatan via terma di bawah komponen berkuasa tinggi untuk memastikan konsisten dengan keperluan pelesapan.
Sahkan zon peralihan tegar-fleks yang digunakan dalam kelengkapan pembakaran awal mengecualikan komponen dan ciri kuprum daripada jejari lentur — penempatan di dalam zon lenturan fleks adalah punca akar berulang bagi kegagalan keletihan kitaran awal.
Memerlukan kriteria kitaran terma yang didokumenkan (bilangan kitaran, suhu maksimum dan minimum, masa tahan) untuk dikongsi dengan rakan pemasangan sebelum pembinaan artikel pertama, supaya parameter proses sejajar dengan profil penggunaan sebenar.
Reka Bentuk Antara Titik Ujian dan Probe
Antara muka prob atau soket ialah satu-satunya titik di mana toleransi mekanikal, elektrik dan proses bertemu, menjadikan bahagian ini sebagai bahagian senarai semak yang paling padat dengan kegagalan.
Sahkan saiz pad titik ujian dan kemasan penyaduran sepadan dengan spesifikasi pengeluar probe atau pogo-pin, bukan tetapan lalai ENIG generik.
Sahkan penempatan titik ujian mengekalkan jarak larangan yang mencukupi daripada komponen bersebelahan untuk mengelakkan kerosakan akibat lebihan perjalanan prob.
Semak jarak pad-ke-pad pada medan prob ketumpatan tinggi berbanding had pic fizikal kad prob, termasuk susunan toleransi pembuatan.
Sahkanflying-probeatau kebolehcapaian ICT telah disemak untuk setiap rangkaian bersih yang memerlukan ujian dalam litar, bukan hanya rangkaian bersih yang ditandakan oleh skematik.
Tandakan sebarang titik ujian yang terletak di bawah atau betul-betul bersebelahan dengan komponen tinggi yang boleh menghalang akses prob.
Sahkan ciri penjajaran soket (pin pandu, penguncian) ditentukan dengan toleransi yang konsisten dengan had lenturan dan koplanariti papan seperti dalam Seksyen 1.
Sahkan pemilihan kemasan permukaan mengambil kira kitaran sentuhan probe berulang, kerana kehausan kemasan di bawah berbilang kitaran penyisipan berbeza daripada kehausan penyambung medan sentuhan tunggal.
Memerlukan andaian daya-probe dan kitaran penyisipan yang didokumenkan sebagai sebahagian daripada rekod reka bentuk, supaya rakan pemasangan boleh menandakan sebarang ketidakpadanan dengan peralatan sel ujian sebenar sebelum pembinaan.
Kebolehkesanan dan Dokumentasi
Sahkan lokasi penandaan UID dan parameter penandaan laser ditakrifkan dalam pakej reka bentuk untukKebolehkesanan berasaskan MES.
Sahkan bahawa data kebolehkesanan merekodkan maklumat nombor kelompok komponen dan kod tarikh untuk penyiasatan ESD, terma, atau pemulangan di lapangan.
Wajibkan data pemeriksaan sinar-X (kekosongan BGA/QFN, termasuk pencitraan pada sudut serong apabila geometri sambungan tersembunyi memerlukannya) disimpan dalam rekod binaan untuk pemasangan berisiko tinggi.
Sahkan bahawa keputusan pemeriksaan 3D SPI dan 3D AOI direkodkan mengikut UID papan dan bukannya hanya pada ringkasan peringkat kelompok.
Semak pakej dokumentasi untuk memastikan kelengkapan mengikut jangkaan penyimpanan rekod IPC Kelas 3.
Sahkan kawalan semakan reka bentuk dikaitkan dengan rekod kebolehkesanan, supaya perubahan kejuruteraan semasa proses pengeluaran dapat dirakam terhadap julat UID yang terjejas.
Daripada Senarai Semak kepada Penilaian Keupayaan DFM Pembekal
Senarai semak seperti ini mempunyai kegunaan kedua selain semakan pra‑pengeluaran: ia berfungsi sebagai cara berstruktur untuk menilai sama ada bakal rakan pemasangan benar‑benar mempunyai keupayaan proses yang diperlukan oleh reka bentuk. Daripada bertanya kepada pembekal secara umum sama ada mereka “menyokong kerja ATE”, pasukan reka bentuk boleh meneliti setiap bahagian — kaedah pengukuran koplanariti, kawalan talian ESD, pendokumenan profil terma, perkakasan antara muka probe, kebolehjejakan pada tahap UID — dan meminta pembekal menunjukkan keupayaan satu demi satu. Rakan yang boleh bercakap secara khusus tentang pemilihan fixtur untuk reflow sensitif‑lengkungan, konfigurasi tolerans SPI/AOI gelung tertutup, dan ketersediaan X‑ray sudut serong untuk sambungan BGA tersembunyi sedang menandakan pengalaman sebenar dengan peralatan ujian HMLV, bukannya kapasiti SMT umum yang dilabel semula untuk pasaran khusus.
Pasukan yang menjalankan penilaian ini terhadap pembekal semasa atau bakal mereka dialu-alukan untuk meminta penerangan keupayaan daripada pasukan kejuruteraan PCBCart bagi mana-mana daripada lima kategori di atas.
Format Penghantaran dan Langkah Seterusnya
Senarai semak ini bertujuan untuk digunakan sebagai borang audit pra‑pengeluaran statik yang boleh dicetak — satu dokumen yang boleh disemak oleh pasukan kejuruteraan dan kualiti baris demi baris sebelum sesuatu reka bentuk dilepaskan untuk dibina, serta dilampirkan pada rekod reka bentuk bagi tujuan kebolehkesanan. Ia bukan papan pemuka langsung atau laporan langganan.
Pasukan reka bentuk yang sedang menilai ATE baharu atau papan burn-in dialu-alukan untuk menyerahkan fail Gerber kepada PCBCart untuk pra-semak DFM dan sebut harga, di mana kawasan risiko koplanariti, terma dan antara muka prob yang disebut di atas akan dinilai terhadap reka bentuk khusus tersebut sebelum komited untuk pembinaan.Hubungi pasukan kejuruteraan PCBCartuntuk memulakan pra-semak DFM, atau meminta sebut harga secara terus bagi pembinaan PCBA ATE atau burn-in yang akan datang.
Sumber Berguna
•Pemasangan Campuran-Tinggi untuk ATE Semikonduktor: Papan Soket CoC & Koplanariti BGA Padang-Halus
•Perkhidmatan Pemeriksaan Artikel Pertama bagi Semua Pesanan Pemasangan PCB
•Sejauh Mana Risiko Membuat Pesanan Pertama Dengan Pengeluar Perakitan yang Tidak Dikenali?
•Semakan DFM PCB Percuma dan Senarai Semak untuk Pemasangan PCB
