บอร์ด ATE และเบิร์นอินของเซมิคอนดักเตอร์ทำงานภายใต้ค่าความเผื่อที่แผงวงจรอุตสาหกรรมส่วนใหญ่ไม่เคยเผชิญมาก่อน: ช่วงหน้าต่างสัมผัสโพรบที่วัดได้ในระดับไมครอน การไซเคิลความร้อนขึ้นไปถึงหลายร้อยองศา และไม่มีส่วนเผื่อให้กับความล้มเหลวแบบไม่ต่อเนื่องแม้แต่น้อยเมื่อบอร์ดถูกโหลดเข้าในเซลล์ทดสอบ การทบทวนการออกแบบที่เพียงพอสำหรับบอร์ดควบคุมอุตสาหกรรมทั่วไป ยังอาจทำให้ได้บอร์ดอินเทอร์เฟซ ATE ที่ไม่สามารถทำงานได้ เช็กลิสต์ด้านล่างจัดระเบียบการทบทวน DFM ก่อนการผลิตออกเป็น 5 หมวดการตรวจสอบ แต่ละหมวดมุ่งเป้าไปที่โหมดความล้มเหลวที่เฉพาะเจาะจงสำหรับฮาร์ดแวร์ทดสอบและเบิร์นอิน
การตรวจสอบความอยู่ในระนาบเดียวกันและการโก่งงอ
ความอยู่ในระนาบเดียวกันและการบิดงอถือเป็นความเสี่ยงสูงสุดที่เฉพาะกับ ATE เนื่องจากทั้งสองอย่างส่งผลโดยตรงให้เกิดความล้มเหลวของการสัมผัสหัวโพรบและการเคลื่อนตำแหน่งการวางชิ้นส่วน ซึ่งเป็นสาเหตุรากฐานที่พบบ่อยที่สุดสองประการของการส่งคืนบอร์ดทดสอบจากหน้างาน
ยืนยันความโก่งงอและการบิดตัวสูงสุดที่อนุญาตของแผงต่อเกณฑ์มาตรฐาน IPC-A-610 ระดับคลาส 3ก่อนที่จะสรุปการทำแผง
ระบุค่าความเผื่อของความไม่อยู่ในระนาบเดียวกันสำหรับตำแหน่ง BGA และ QFN โดยอ้างอิงกับอินเทอร์เฟซของซ็อกเก็ตหรือการ์ดโพรบ ไม่ใช่เพียงแค่อ้างอิงกับระนาบของแผงวงจร
ทำเครื่องหมายบริเวณ BGA แบบความหนาแน่นสูงและระยะพิทช์ละเอียดเพื่อใช้ตรวจสอบโปรไฟล์การรีโฟลว์ โดยใช้ฟิกซ์เจอร์หินสังเคราะห์แทนจิกโลหะมาตรฐาน เนื่องจากการโก่งตัวที่เกิดจากฟิกซ์เจอร์ระหว่างการรีโฟลว์เป็นแหล่งที่มาที่พบบ่อยของการลอยระนาบร่วมหลังการบัดกรี.
กำหนดให้ต้องมีข้อมูลการวัดการโก่งงอหลังการรีโฟลว์ (ด้วยวิธี shadow moiré หรือเทียบเท่า) เป็นเกณฑ์การผ่านก่อนที่จะปล่อยดีไซน์เข้าสู่การผลิตจำนวนมาก
ทบทวนเลย์เอาต์ของแผงสำหรับการกระจายทองแดงแบบไม่สมมาตรซึ่งอาจทำให้ทิศทางการโก่งตัวของแผงเกิดอคติ
ตรวจสอบการเคลือบหน้ากากบัดกรีและความสมดุลของลายทองแดงบนชั้นตรงข้ามบริเวณใกล้กับสนาม BGA ขนาดใหญ่เพื่อลดการหดตัวแบบแตกต่าง
ระบุพื้นที่ทองแดงเทขนาดใหญ่ใด ๆ ที่อยู่ใกล้บริเวณอินเทอร์เฟซของโพรบซึ่งอาจทำให้บอร์ดแข็งตัวหรือผ่อนตัวเฉพาะจุดและทำให้ความแบนราบเฉพาะบริเวณผิดเพี้ยน
ยืนยันว่าความสมมาตรของโครงสร้างเลเยอร์ได้รับการตรวจสอบเป็นการเฉพาะในโซน keep-in ของโพรบ/ซ็อกเก็ต ไม่ใช่เฉพาะที่กึ่งกลางแผง
เหตุใดสิ่งนี้จึงมีความสำคัญต่อ ATE โดยเฉพาะ:การ์ดโพรบหรืออินเทอร์เฟซแบบพินโปโกมีช่วงระยะการเคลื่อนที่ในแนวตั้งที่ตายตัว แม้ความคลาดเคลื่อนของความร่วมระนาบที่ต่ำกว่า 100 ไมครอนที่ BGA หรือ QFN ระยะพิชช์ละเอียดก็สามารถดันให้บอลหรือขาแต่ละจุดออกนอกช่วงดังกล่าวได้ ทำให้เกิดการเปิดวงจรเป็นพัก ๆ ซึ่งจะปรากฏให้เห็นเฉพาะภายใต้ภาระทางความร้อนเท่านั้น — ซึ่งเป็นโหมดความล้มเหลวที่การเบิร์นอินถูกออกแบบมาเพื่อจับให้ได้ ไม่ใช่เป็นสาเหตุให้เกิดขึ้น การโก่งงอที่เกิดขึ้นระหว่างกระบวนการรีโฟลว์ยิ่งทำให้สถานการณ์แย่ลง: มันทำให้การจัดตำแหน่งระหว่างชิ้นส่วนกับแผ่นแพดเปลี่ยนไปในระหว่างที่ประสานแข็งตัว ซึ่งการตรวจสอบแบบวงปิดด้วย 3D SPI และ 3D AOI สามารถตรวจจับได้ทั้งหลังการพิมพ์และหลังการวางชิ้นส่วน แต่จะทำได้ก็ต่อเมื่อกำหนดค่าความคลาดเคลื่อนของการตรวจสอบให้สอดคล้องกับสิ่งที่อินเทอร์เฟซทดสอบต้องการจริง ๆ ไม่ใช่ใช้ค่าเริ่มต้นทั่วไป
การป้องกัน ESD และการคายประจุไฟฟ้าสถิต
บอร์ด ATE และเบิร์นอินมักมีอินเทอร์เฟซแบบไม่บรรจุแพ็กเกจหรือไดเปลือย และส่วนหน้าจำลองสัญญาณอนาล็อกที่มีค่าเกณฑ์ต่ำ ซึ่งทำให้ความไวต่อ ESD สูงกว่าการประกอบในงานอุตสาหกรรมทั่วไปมาก
ยืนยันแผนการควบคุม ESDครอบคลุมสายการประกอบ ไม่ใช่เพียงไฟล์การออกแบบเท่านั้น — การต่อลงดิน การไอออไนซ์ และการตรวจสอบสายรัดข้อมือในทุกขั้นตอนการจัดการ
ทบทวนการจัดประเภทความไวต่อ ESD ของชิ้นส่วน (ตามมาตรฐาน JEDEC/JESD22-A114 หากเกี่ยวข้อง) เทียบกับขั้นตอนการจัดการของสายการผลิต
ตรวจสอบให้แน่ใจว่าขั้วต่อสำหรับการทดสอบและการสอบเทียบที่ใช้ในภาคสนามหรือห้องปฏิบัติการมีการป้องกัน ESD ติดตั้งไว้ใกล้กับขั้วต่อมากที่สุดเท่าที่เลย์เอาต์จะเอื้ออำนวย
ยืนยันว่ามีการระบุให้ใช้บรรจุภัณฑ์แบบป้องกันไฟฟ้าสถิตหรือแบบนำไฟฟ้าสำหรับการขนส่งบอร์ดระหว่างการประกอบ การตรวจสอบ และการจัดส่ง
ทำเครื่องหมายจุดโพรบ แผ่นรองโพรบที่เปิดโล่ง ขอบทอง (gold fingers) หรือจุดทดสอบสอบเทียบใด ๆ ที่ไม่มีการป้องกัน ESD ในแผงวงจร (schematic)
กำหนดให้การลงนามอนุมัติการตรวจสอบ ESD เป็นรายการตรวจสอบแยกต่างหากก่อนการประกอบชิ้นงานตัวอย่างแรก โดยแยกออกจากการตรวจสอบกระบวนการทั่วไป
การจัดการความร้อนและข้อพิจารณาเรื่องสัมประสิทธิ์การขยายตัวทางความร้อน
แผงเบิร์นอินต้องเผชิญกับการเปลี่ยนแปลงอุณหภูมิซ้ำๆ จากอุณหภูมิโดยรอบไปสู่อุณหภูมิที่สูงขึ้นในห้องทดสอบ ซึ่งทำให้ความไม่สอดคล้องกันของสัมประสิทธิ์การขยายตัวทางความร้อน (CTE) กลายเป็นความเสี่ยงหลักต่อความเชื่อถือได้ในระยะยาว แทนที่จะเป็นเพียงประเด็นรอง
ยืนยันว่าการเลือกใช้โลหะผสมบัดกรีสอดคล้องกับโปรไฟล์อุณหภูมิที่กำหนดของเตาเบิร์นอิน — ควรทบทวนโลหะผสม SAC มาตรฐานเทียบกับเวลาพักจริงและจำนวนรอบการทำงาน เนื่องจากพฤติกรรมความล้าจะแตกต่างจากสมมติฐานการผ่านรีโฟลว์เพียงครั้งเดียว
รีวิวความไม่ตรงกันของ CTEระหว่างตัวเรือนซ็อกเก็ต/คอนเนคเตอร์กับแผ่นรองรับ PCB ที่บริเวณจุดเชื่อมต่อซึ่งมีจำนวนพินสูง
ตรวจสอบการออกแบบเทอร์มอลรีลีฟและการเทคออฟทองแดงบริเวณใกล้กับอุปกรณ์โหลดทดสอบกำลังสูง เพื่อหลีกเลี่ยงจุดร้อนเฉพาะที่ระหว่างรอบการทำงานระยะยาว
ยืนยันว่าพารามิเตอร์โปรไฟล์การรีโฟลว์บนเตารีโฟลว์ถูกปรับให้ตรงกับโลหะผสมและมวลความร้อนของชิ้นส่วนเฉพาะ ไม่ได้ใช้โปรไฟล์ทั่วไปที่คัดลอกมาจากงานก่อนหน้า
ทำเครื่องหมายตัวเชื่อมต่อขนาดใหญ่หรือฮาร์ดแวร์ฮีตซิงก์เพื่อการทบทวนความเค้นเชิงกลที่ข้อต่อบัดกรีของมันภายใต้การทำงานแบบวัฏจักรความร้อนซ้ำ ๆ
ทบทวนการวาง via-in-pad และ via ระบายความร้อนใต้ชิ้นส่วนกำลังสูงเพื่อให้สอดคล้องกับข้อกำหนดการกระจายความร้อน
ยืนยันให้โซนเปลี่ยนผ่านระหว่างส่วนแข็ง-ยืดหยุ่นที่ใช้ในฟิกซ์เจอร์เบิร์นอินไม่มีการวางอุปกรณ์และลายทองแดงภายในรัศมีการโค้งงอ — การวางตำแหน่งภายในโซนโค้งงอของฟเลกซ์เป็นสาเหตุรากฐานที่เกิดซ้ำของความล้าตั้งแต่ช่วงต้นรอบการใช้งาน
กำหนดให้มีการจัดทำเกณฑ์การทดสอบการเปลี่ยนแปลงอุณหภูมิแบบเป็นรอบ (จำนวนรอบ ช่วงอุณหภูมิสูง–ต่ำ และระยะเวลาการพักในแต่ละอุณหภูมิ) เป็นเอกสารและส่งให้กับพันธมิตรด้านการประกอบก่อนการผลิตชิ้นงานตัวอย่างแรก เพื่อให้พารามิเตอร์กระบวนการสอดคล้องกับลักษณะการใช้งานจริง
การออกแบบอินเทอร์เฟซจุดทดสอบและโพรบ
อินเทอร์เฟซของโพรบหรือซ็อกเก็ตเป็นจุดเดียวที่ค่าความเผื่อทางกล ไฟฟ้า และกระบวนการมาบรรจบกัน ทำให้ส่วนนี้กลายเป็นส่วนที่มีความหนาแน่นของความล้มเหลวสูงที่สุดในเช็กลิสต์
ยืนยันว่าขนาดแผ่นทดสอบและผิวเคลือบตรงตามสเปกของผู้ผลิตหัวโพรบหรือพินโปโก ไม่ใช่ค่ามาตรฐาน ENIG ทั่วไป
ตรวจสอบตำแหน่งจุดทดสอบให้คงระยะห้ามวางชิ้นส่วน (keep-out) ที่เพียงพอจากชิ้นส่วนข้างเคียง เพื่อป้องกันความเสียหายจากการกดโพรบลึกเกินไป
ทบทวนระยะห่างระหว่างแผ่นสัมผัสในบริเวณโพรบความหนาแน่นสูงเทียบกับขีดจำกัดระยะห่างเชิงกายภาพของการ์ดโพรบ รวมถึงผลกระทบจากการซ้อนทับของค่าความเผื่อในการผลิต
ยืนยันflying-probeหรือได้มีการตรวจสอบความสามารถในการเข้าถึงของ ICT แล้วสำหรับทุกเน็ตที่ต้องการการทดสอบแบบอินเซอร์กิต ไม่ใช่เฉพาะเน็ตที่ถูกระบุโดยสเกแมติกเท่านั้น
ตั้งค่าสถานะจุดทดสอบใด ๆ ที่อยู่ใต้หรืออยู่ติดกับชิ้นส่วนที่มีความสูงมากซึ่งอาจกีดขวางการเข้าถึงของหัวโพรบ
ตรวจสอบให้แน่ใจว่าคุณลักษณะการจัดแนวซ็อกเก็ต (หมุดนำทาง คีย์อิง) ถูกกำหนดด้วยค่าความเผื่อที่สอดคล้องกับขีดจำกัดการโก่งงอและความราบในระนาบเดียวกันของบอร์ดตามที่ระบุในหมวดที่ 1
ยืนยันว่าการเลือกผิวสำเร็จคำนึงถึงรอบการสัมผัสซ้ำของหัวโพรบ เนื่องจากการสึกหรอของผิวภายใต้รอบการเสียบหลายครั้งแตกต่างจากการสึกหรอของคอนเน็กเตอร์ภาคสนามที่สัมผัสเพียงครั้งเดียว
กำหนดให้มีการบันทึกสมมติฐานเกี่ยวกับแรงของหัวโพรบและจำนวนรอบการเสียบ/ถอดเป็นส่วนหนึ่งของบันทึกการออกแบบ เพื่อให้พันธมิตรด้านการประกอบสามารถแจ้งเตือนหากมีความไม่สอดคล้องกับอุปกรณ์เซลล์ทดสอบจริงได้ก่อนการผลิต
การตรวจสอบย้อนกลับและเอกสาร
ยืนยันว่าตำแหน่งการทำเครื่องหมาย UID และพารามิเตอร์การยิงเลเซอร์ถูกกำหนดไว้ในชุดแบบสำหรับการตรวจสอบย้อนกลับบนพื้นฐาน MES.
ยืนยันว่าข้อมูลการตรวจสอบย้อนกลับบันทึกล็อตของชิ้นส่วนและข้อมูลรหัสวันที่สำหรับการตรวจสอบ ESD ความร้อน หรือการส่งคืนจากภาคสนาม
กำหนดให้ข้อมูลการตรวจสอบด้วยเอกซเรย์ (การเกิดโพรงใน BGA/QFN รวมถึงการถ่ายภาพมุมเอียงเมื่อเรขาคณิตของรอยเชื่อมที่ถูกซ่อนต้องการ) ถูกเก็บรักษาไว้ในบันทึกการผลิตสำหรับชุดประกอบที่มีความเสี่ยงสูง
ยืนยันว่าผลการตรวจสอบ 3D SPI และ 3D AOI ถูกบันทึกตาม UID ของบอร์ด ไม่ใช่เฉพาะในระดับสรุปเป็นชุดผลิตเท่านั้น
ตรวจสอบความครบถ้วนของชุดเอกสารตามข้อกำหนดการจัดเก็บบันทึกของ IPC คลาส 3
ยืนยันให้การควบคุมเวอร์ชันของการออกแบบเชื่อมโยงกับบันทึกการติดตามย้อนกลับ เพื่อให้การเปลี่ยนแปลงทางวิศวกรรมระหว่างกระบวนการผลิตถูกบันทึกไว้ตามช่วง UID ที่ได้รับผลกระทบ
จากรายการตรวจสอบสู่การประเมินความสามารถด้าน DFM ของซัพพลายเออร์
รายการตรวจสอบเช่นนี้มีการใช้งานที่สองนอกเหนือจากการทบทวนก่อนการผลิต: มันทำหน้าที่เป็นวิธีการที่มีโครงสร้างในการประเมินว่าพันธมิตรด้านการประกอบที่มีศักยภาพมีความสามารถด้านกระบวนการตามที่การออกแบบต้องการจริงหรือไม่ แทนที่จะถามซัพพลายเออร์แบบกว้าง ๆ ว่าพวกเขา “รองรับงาน ATE หรือไม่” ทีมออกแบบสามารถไล่ดูทีละส่วนได้ — วิธีการวัดความร่วมระนาบ การควบคุมสายงาน ESD เอกสารโปรไฟล์ความร้อน เครื่องมืออินเทอร์เฟซโพรบ การติดตามย้อนกลับในระดับ UID — และขอให้ซัพพลายเออร์สาธิตความสามารถทีละรายการ พันธมิตรที่สามารถพูดได้อย่างเจาะจงเกี่ยวกับการเลือกฟิกซ์เจอร์สำหรับการรีโฟลว์ที่ไวต่อการโก่งงอ การตั้งค่าค่าความเผื่อแบบวงปิดสำหรับ SPI/AOI และความพร้อมของเอกซเรย์มุมเอียงสำหรับรอยต่อ BGA ที่มองไม่เห็น กำลังส่งสัญญาณถึงประสบการณ์ที่แท้จริงกับอุปกรณ์ทดสอบแบบ HMLV ไม่ใช่เพียงกำลังการผลิต SMT ทั่วไปที่ถูกติดป้ายใหม่สำหรับตลาดเฉพาะทาง
ทีมที่ใช้การประเมินนี้กับซัพพลายเออร์ปัจจุบันหรือที่กำลังพิจารณาอยู่ สามารถขอให้ทีมวิศวกรรมของ PCBCart นำเสนอการสาธิตความสามารถในหมวดหมู่ทั้งห้าข้างต้นได้
รูปแบบการส่งมอบและขั้นตอนถัดไป
รายการตรวจสอบนี้มีวัตถุประสงค์ให้ใช้เป็นแบบฟอร์มตรวจสอบก่อนการผลิตแบบคงที่ที่สามารถพิมพ์ได้ — เอกสารที่ทีมวิศวกรรมและทีมคุณภาพสามารถตรวจสอบทีละบรรทัดก่อนปล่อยแบบไปสู่ขั้นตอนการสร้าง และแนบไว้กับระเบียนการออกแบบเพื่อความสามารถในการติดตาม ไม่ใช่แดชบอร์ดแบบเรียลไทม์หรือรายงานแบบสมัครสมาชิก
ทีมออกแบบที่กำลังประเมิน ATE หรือบอร์ดเบิร์นอิน (burn-in board) ใหม่ สามารถส่งไฟล์ Gerber ให้กับ PCBCart เพื่อทำการตรวจสอบ DFM ล่วงหน้าและขอใบเสนอราคาได้ โดยจะมีการประเมินความเสี่ยงด้านความเรียบเสมอของพื้นผิว (coplanarity) การจัดการความร้อน และอินเทอร์เฟซหัวโพรบ ตามที่กล่าวไว้ข้างต้น เทียบกับการออกแบบเฉพาะของคุณก่อนตัดสินใจเริ่มการผลิตติดต่อทีมวิศวกรรมของ PCBCartเพื่อเริ่มการตรวจทาน DFM ล่วงหน้า หรือขอใบเสนอราคาโดยตรงสำหรับงานประกอบแผงวงจรพิมพ์ (PCBA) ที่จะใช้ในการทดสอบ ATE หรือ burn-in ที่กำลังจะมาถึง
แหล่งข้อมูลที่เป็นประโยชน์
•การประกอบแบบผสมหลากหลายสำหรับเครื่องทดสอบอัตโนมัติเซมิคอนดักเตอร์: แผงซ็อกเก็ต CoC และความระนาบร่วมของ BGA ระยะพิชช์ละเอียด
•บริการตรวจสอบชิ้นงานแรกสำหรับคำสั่งซื้อการประกอบแผงวงจรพิมพ์ทั้งหมด
•ความเสี่ยงมีมากแค่ไหนในการสั่งซื้อครั้งแรกกับผู้ประกอบชิ้นส่วนที่ไม่คุ้นเคย?
•การตรวจสอบ DFM ของแผ่นวงจรพิมพ์ (PCB) ฟรีและเช็กลิสต์สำหรับการประกอบ PCB
