Ein Design, das die Schaltungsüberprüfung besteht, kann in der Produktion trotzdem scheitern.DFM/DFAProbleme – ein Footprint, der nicht zur Pastenschablone passt, ein Testpunkt, der unter einem Steckverbinder vergraben ist, eine nie eingezeichnete Selektivlöt-Sperrfläche – sind auf dem CAD-Bildschirm günstig zu beheben und nach dem First-Article-Build teuer zu korrigieren. Diese Checkliste bietet Entwicklungsteams ein strukturiertes, 42‑Punkte umfassendes Prüfprotokoll vor Produktionsbeginn in sechs Kategorien, mit Fokus auf Hardware für industrielle Automatisierung und Life-Sciences-Anwendungen, bei der Feldausfälle überproportionale Kosten verursachen und Rückverfolgbarkeit nicht verhandelbar ist.
Dies ist eine Assemblierungsseite (Leiterplattenbestückung) Checkliste. Es wird davon ausgegangen, dass die nackte Leiterplatte bereits gefertigt und separat verifiziert wurde – Fertigungsebene-DFM (Lagenaufbau, Toleranzen der Kupferdicke usw.) wird nicht abgedeckt.
So verwenden Sie diese Checkliste
Führen Sie es an drei Meilensteinen durch: Schaltplan-Freeze, Layout-Freeze und das finale Gerber-/Stücklistenpaket vor dem Kick-off. Jeder Punkt ist ein binäres Bestanden/Nicht bestanden – keine Teilpunkte –, um das Audit schnell zu halten und subjektive Bewertungen aus einem Prozess zu entfernen, der deterministisch sein sollte.
1. Pad-Design & Abstände (10 Punkte)
Die Leiterplatten-Footprints entsprechen den Land-Pattern-Empfehlungen des Herstellers und nicht nur der Umrisszeichnung im Datenblatt.
Der minimale Pad-zu-Pad-Abstand unterstützt das kleinste passive Gehäuse im Stückverzeichnis.
Feinraster-Pads (≤0,5 mm), angegeben als lötstoppmaskendefiniert (SMD) oder nicht lötstoppmaskendefiniert (NSMD)
Thermische/Freiliegende-Pad-Vias dimensioniert und abgedeckt/gefüllt, um ein Aufsteigen der Lötpaste während des Reflows zu verhindern
Keine Kupfersplitter oder zu spitzwinklige Pad-Geometrie, die Ätz- bzw. Druckfehler riskiert
Fiduzialmarken auf Panel- und lokaler Bauteilebene für Fine-Pitch-Bauteile vorhanden
Die Sollbruchstege der Panelisierung dürfen keine Pads oder Freizonen schneiden
BGA-/QFN-Kugelraster im Vergleich zum Schablonenöffnungsplan bestätigt, nicht aus dem Datenblatt angenommen
Der Abstand zum Leiterplattenrand berücksichtigt die Entpanelisierungsmethode (V-Score vs. gefräst)
Der Sicherheits- bzw. Kriechabstand zwischen Hoch- und Niederspannungsnetzen entspricht den Abstandsanforderungen für die angegebene Betriebsspannung und Verschmutzungsgrad
2.Schablonen- und Lotpastengestaltung(7 Elemente)
Die Schablonendicke wird an die Komponente mit der feinsten Pinabstandsstruktur angepasst, nicht an einen einheitlichen Standard für die gesamte Leiterplatte.
Berechnete Blendenreduktionsverhältnisse für QFN/BGA mit feiner Teilung zur Kontrolle des Lotpastenvolumens
Für große thermische Pads vorgesehene Öffnungen in Home-Plate- oder Fensterrahmenform, um das Ausgasen zu ermöglichen und Hohlraumbildung zu verringern
Anforderungen an Step-Schablonen hervorgehoben, wenn unterschiedliche Bauteilhöhen unterschiedliche Lotpastenaufträge erfordern
Jet-Printing/Dispensen wurde als Pastenauftragungsverfahren gekennzeichnet, wenn Schablonendruck unpraktisch ist (z. B. bei Kleinserien mit gemischten Losen).
Zweipolige passive Footprints (Chip-Widerstände/-Kondensatoren) auf symmetrische Aperturgrößen geprüft, um Lötmengen-Ungleichgewicht und Tombstoning zu vermeiden
Schablonen-/Rahmendesignkompatibel mit automatisierten Reinigungszyklen
3. Wellen-/Selektivlötprozesszone (6 Positionen)
Durchsteck- und SMD-Bereiche sind klar getrennt – keine SMD-Bauteile innerhalb des Fahrwegs der Selektivlöt-Palette.
Ausreichender Schattenabstand um hohe Bauteile in der Nähe von Durchsteckpins
Die Ausrichtung der Bauteile auf der Lötseite minimiert das Risiko von Brückenbildung (Pinreihen nach Möglichkeit parallel zur Wellenrichtung).
Stickstoffgeschütztes Selektivlöten, spezifiziert für bleifreie Durchsteckverbindungen auf dichten Leiterplatten, um Schlacke und Brückenbildung zu kontrollieren
Keine SMD-Bauteile innerhalb des minimalen Sperrabstands eines beliebigen Durchsteckpads, das für selektives Löten vorgesehen ist
Vorrichtungs-/Palettenaussparungen werden in der CAD-Konstruktion festgelegt und nicht der Improvisation in der Montagehalle überlassen.
4.Testpunkte & IKT-Barrierefreiheit(8 Artikel)
Jedes Netz, das eine ICT-Abdeckung erfordert, verfügt über einen eigenen, mit einer Prüfspitze zugänglichen Testpunkt – kein Via, das als Prüfpad wiederverwendet wird.
Testpunkte auf beiden Seiten, wenn eine einseitige Fixierung nicht möglich ist
Mindestprüfpunkdurchmesser und -abstand gemäß den Spezifikationen der Vorrichtungsprüfnadel bestätigt, nicht angenommen
Keine Testpunkte unter Steckverbindern, Kühlkörpern oder hohen Bauteilen nach der Endmontage
Von lauten Schaltleitungen isolierte Testpunkte für Versorgung und Masse
Boundary-Scan- (JTAG-) Zugriffsstellen, identifiziert für BGA-lastige Designs, bei denen physisches Probing nicht möglich ist
Prüfung der Testpunktplatzierung im Vergleich zum Panel-Breakout – Punkte bleiben zugänglich, wenn der ICT-Test vor der Depanelisierung durchgeführt wird
Leiterplattenaufnahmenfreiheit für die höchste Komponente zuzüglich der erwarteten Leiterplattenverwerfung bestätigt
5. Thermisches Management & Ausrichtung der Komponenten (6 Punkte)
Kupferfläche und Thermal-Relief-Muster auf gleichmäßige Wärmeverteilung überprüft – asymmetrische Kupferdichte in der Nähe von Bauteilen mit hoher Masse ist eine häufige Hauptursache für ungleichmäßiges Reflow und kalte Lötstellen
Kompatibilität des Reflow-Profils (JTR-1200D-N-Ofen) bestätigt anhand der Komponente mit der größten thermischen Masse, nicht anhand des Leiterplattendurchschnitts
Polarisierte Bauteile (Dioden, Elektrolytkondensatoren, ICs) besitzen Siebdruck-Ausrichtungsmarkierungen, die den Reflow-Prozess überstehen und für die AOI-Prüfung sichtbar bleiben
Die Bauteilplatzierung verhindert thermische Abschattung, bei der große Bauteile den Reflow-Luftstrom zu benachbarten Fine-Pitch-Bauteilen blockieren.
Verzugsempfindliche Baugruppen (dünne Leiterplatten, hohe BGA-Anzahl) werden für das fixturunterstützte Reflow-Löten (synthetische Steinaufnahmen) anstelle eines frei laufenden Fördertransports gekennzeichnet
Sperrzonen, die um wärmeerzeugende Komponenten definiert sind, um eine Beeinflussung temperaturempfindlicher Bauteile zu verhindern
6. Besondere Anforderungen im Bereich Life Sciences & Industrie (5 Punkte)
Reinigungskompatibilität bestätigt für alle Aufbauten mit Konformalbeschichtung oder in Reinraum-naher Umgebung – Flussmittelchemie und Sauberkeit nach dem Löten werden vor dem Projektstart festgelegt, nicht erst bei der Inspektion festgestellt
Polster- und Freistellungsmaße überprüft gegenüberIPC Klasse 3wenn die Anwendung hochzuverlässige Abnahmekriterien erfordert
Anforderungen an die Bauteilorientierung und Losrückverfolgbarkeitskennzeichnung werden für jedes Bauteil dokumentiert und nicht als „Standard-Siebdruck“ vorausgesetzt
Die Freigabe der Sicherheits- und Kriechstreckenabstände wird anhand der im Design-Spezifikationsdokument genannten spezifischen Norm dokumentiert – sie bleibt nicht als ungeschriebene Annahme aus einem früheren Programm bestehen.
Die Ablehnungskriterien für BGA-/QFN-Thermal- und Leistungspads werden vor dem Aufbau schriftlich festgelegt und nicht nachträglich ausgehandelt.RöntgenErgebnisse kommen zurück
Ein Hinweis zum Umfang:Wir montieren gemäß IATF-16949-zertifizierten Prozesskontrollen. Wir besitzen keine ISO-13485-Zertifizierung. Wenn Ihr Projekt ISO-13485-zertifizierte Montage als vertragliche Voraussetzung verlangt, klären Sie dies bitte vor dem Start mit Ihrem Qualitätsteam – wir können nach IPC Class 3 fertigen und die oben genannten Anforderungen dokumentieren, aber wir geben keine ISO-13485-Zertifizierung für Qualitätsmanagementsysteme von Medizinprodukten an.
Wo sich das eigentliche Risiko konzentriert
Drei Ausfallarten sind für einen unverhältnismäßig großen Anteil der Erstreihenmuster-Ausschüsse auf Industrieplatinen verantwortlich:
Uneinheitliche thermische Kupfermasse.Eine dichte Massefläche auf der einen Seite und eine spärliche Leiterführung auf der anderen verlaufen beim Reflow-Prozess ungleichmäßig und erzeugen kalte Lötstellen direkt am Stecker oder an der Leistungsstufe. Dies ist ein Layout-Thema, kein Reflow-Profil-Thema – die Profilanpassung kann ein im Design verankertes Ungleichgewicht der Kupferdichte nicht vollständig ausgleichen.
Unzureichende Sicherheits- bzw. Kriechstrecke.Designer wenden häufig eine einzige Kriechstreckenregel für die gesamte Leiterplatte an, anstatt sie für jede Spannungsdomäne und Annahme zum Verschmutzungsgrad erneut zu überprüfen. Auf gemischtspannungsfähigen Industrieplatinen ist dies der häufigste einzelne Punkt, an dem eine DFM-Prüfung scheitert.
Verstöße gegen Selektivlöt-Sperrbereiche.SMD-Bauteile, die zu nahe an Durchsteckpads platziert sind, die für selektives Löten vorgesehen sind, werden Lötzinnspritzern oder thermischen Belastungen ausgesetzt, für die sie nicht ausgelegt sind – was sich häufig erst Monate später als sporadische Feldausfälle äußert, statt als offensichtlicher Fehler im Erstmustertest.
Verwendung dieser Checkliste zur Bewertung der DFM-Fähigkeiten eines Vertragsherstellers
Nicht jeder Montagepartner überprüft routinemäßig alle 42 Punkte. Wenn Sie einen Lieferanten qualifizieren, bitten Sie ihn, Ihre Leiterplatte anhand dieser Checkliste durchzugehen und zu zeigen, wo jede Überprüfung stattfindet – im Schaltplan, im Layout oder in der Gerber-/CAM-Prüfung – und mit welchen Werkzeugen.3D-SPI/AOI- und Röntgen-Voiding-Analysestellen einen angemessenen Nachweis für die Kategorien Thermik und Schablone dar; MES-basierte Rückverfolgbarkeit und Laserkennzeichnung sind ein angemessener Nachweis für die Kategorie Life Sciences.
Als Faustregel:Ein Lieferant, dessen standardmäßiger DFM-Prozess weniger als 30 dieser 42 Punkte abdeckt, führt lediglich eine Gerber-Stichprobenprüfung durch, nicht jedoch ein fähigkeitsbasiertes DFM-Audit.Diese Unterscheidung ist vor allem bei dichten industriellen Leistungs-/Steuerbaugruppen und in der Life-Science-Instrumentierung von Bedeutung, wo ein fehlender Kriechabstand oder eine nicht gekennzeichnete Polarität keine Ausbeutekennzahl ist, sondern eine Rücksendung aus dem Feld.
Dieses Dokument als Arbeitsdokument verwenden
Diese Checkliste ist als statisches, druckbares PDF-Formular mit Kontrollkästchen verfügbar – ein ausfüllbares Formular, keine Web-App –, sodass Ihr Team sie ausdrucken, während der Designprüfung kommentieren oder in jedem PDF-Viewer ausfüllen kann, ohne dass Entwicklungsressourcen oder Software-Integrationen erforderlich sind.
Damit Ihr eigenes Design damit verglichen und überprüft werden kann:lade deineGerber/ODB++-Paket und Stücklistefür ein DFM-Audit. Wir prüfen den Dateiensatz anhand dieser Checkliste und unseres Montageprozesses – automatisiertes selektives Wellenlöten mit N2-Schutz, MYCRONIC Jet-Print/Dispense, 3D SPI + 3D AOI Closed-Loop-Inspektion, Offline-Röntgen-Voiding-Analyse und Smart MES UID-Rückverfolgbarkeit – und markieren alle der 42 Punkte, die nicht bestanden werden. Wir streben eine zügige Rückmeldung an; bestätigen Sie die aktuelle Durchlaufzeit mit Ihrem zuständigen Ansprechpartner, wenn Sie einreichen.
Hilfreiche Ressourcen
•Wirksame Maßnahmen zur Qualitätskontrolle von BGA-Lötverbindungen
•Häufige SMT-Fehler und wie man sie vermeidet
•IPC-A-610 Klasse 3 Normen für Elektronik in den Biowissenschaften
•PCBCarts fortschrittliche Fähigkeiten in der Leiterplattenbestückung
