Los sistemas de imagen diagnóstica —front-ends de ultrasonido, detectores digitales de rayos X, módulos de adquisición de datos de TC— dependen de convertidores analógico-digitales que ahora muestrean rutinariamente por encima de 1 GSPS. A estas velocidades, la integridad de la señal deja de ser un detalle de diseño que se resuelve en la revisión; pasa a ser un resultado del proceso de ensamblaje. Una placa que simula correctamente en la etapa de esquema y definición del apilado aún puede rendir por debajo de lo esperado en la práctica si el proceso de soldadura, el montaje o el manejo térmico durante el PCBA introduce variables que el diseño nunca tuvo en cuenta. Este artículo analiza dónde se cruzan el ensamblaje de ADC de alta velocidad y el riesgo para la integridad de la señal, y qué debe controlar un proceso disciplinado de PCBA.
Por qué las tarjetas ADC de alta velocidad son sensibles al ensamblaje
Un ADC de >1 GSPS funciona con márgenes de temporización a nivel de picosegundos y con circuitería de front-end analógico que es sensible a efectos parásitos que la mayoría de las placas digitales pueden absorber sin consecuencias. Tres variables vinculadas al ensamblaje son las más importantes:
Variación de la capacitancia del pad.La geometría del filete de soldadura y el volumen de pasta afectan directamente a la capacitancia parásita en las almohadillas de RF y de distribución de reloj. La deposición inconsistente de pasta cambia la forma del filete de una placa a otra, lo que se manifiesta como fluctuación (jitter) del reloj de muestreo o desajuste de ganancia entre canales del convertidor, problemas que son difíciles de rastrear hasta el ensamblaje una vez que la placa está en la prueba del sistema.
Continuidad de impedancia durante el proceso de montaje.Las pistas de impedancia controlada solo son tan buenas como las conexiones en sus extremos. La formación de vacíos bajo una bola BGA, una vía desalineada en un par diferencial o el exceso de soldadura que forma puentes en un conector de paso fino introducen discontinuidades locales de impedancia que un barrido TDR en una placa desnuda nunca detectaría, porque la discontinuidad se crea durante el refusión, no durante la fabricación.
Estrés inducido térmicamente y desplazamiento del terreno.Los perfiles térmicos de refusión que no están ajustados al apilado específico pueden producir suficiente expansión diferencial entre las capas de cobre y el dieléctrico como para desplazar los componentes de paso fino fuera de la almohadilla en una cantidad pequeña pero eléctricamente significativa, suficiente para cambiar la igualación de longitud de las pistas en un par de entrada diferencial de un ADC.
Ninguno de estos es un defecto de fabricación. Son variables de proceso que solo aparecen durante el PCBA, por lo que el rendimiento de la integridad de la señal para estas placas debe ser diseñado dentro del flujo de trabajo de ensamblaje, no solo en el diseño.
Consideraciones sobre el apilado y el refusión
No fabricamos placas desnudas, pero como socio de ensamblaje trabajamos directamente con el apilado que proporciona la casa de placas del cliente, y eso determina cómo configuramos los parámetros del proceso.
Consideraciones típicas de apilamiento para placas ADC de alta velocidad:
Los pares de capas de impedancia controlada para líneas diferenciales de reloj y datos suelen especificarse con tolerancias estrictas de espesor dieléctrico; del lado del ensamblaje, esto significa que el diseño de la plantilla de pasta y el perfil de refusión deben evitar introducir calentamiento asimétrico que pueda deformar localmente las capas de núcleo delgado.
La selección de materiales (FR-4 estándar frente a laminados de menor pérdida) cambia la forma en que la placa responde al choque térmico de refusión. Los materiales de menor Dk y menor pérdida utilizados para rutas de señal de clase GHz a menudo presentan un comportamiento de transición vítrea diferente al del FR-4 estándar, lo que significa que un perfil de refusión ajustado para uno no es automáticamente seguro para el otro.
Las apilaciones de materiales mixtos o híbridas (comunes cuando una placa combina una sección digital de alta velocidad con una sección de potencia de menor costo) generan una expansión térmica diferencial a través del panel. Esta es una de las principales causas de alabeo localizado durante el refusión, y el alabeo bajo un BGA de paso fino es una de las causas raíz más comunes de esferas abiertas o puenteadas que observamos en esta clase de placas.
Por esosujeción para control de alabeoes tan importante como el propio perfil del horno de refusión. En placas con apilamientos mixtos o grandes BGA de paso fino, utilizamos soportes de piedra sintética durante la refusión para mantener el panel plano y reducir la deformación a nivel de placa que, de otro modo, concentraría el esfuerzo en los encapsulados de los ADC y de los controladores de reloj.
Precisión de colocación de BGA de paso fino
Los ADC de alta velocidad y sus correspondientes búferes de reloj/FPGA se integran cada vez más en encapsulados BGA o CSP de paso fino, donde la precisión de colocación tiene una relación directa y medible con la integridad de la señal.
Controles de colocación e inspección que aplicamos:
Precisión de impresión/dosificación por chorro.Para placas de paso fino y de tecnología mixta, utilizamos impresión por chorro MYCRONIC para controlar el volumen de pasta/dosificación con una resolución coherente con las geometrías de almohadillas BGA pequeñas, reduciendo la variación del volumen del filete descrita anteriormente.
Retroalimentación en bucle cerrado de SPI 3D.La altura y el volumen de la pasta de soldadura se miden antes del refusión, y las desviaciones se retroalimentan en el ajuste del proceso en lugar de detectarse solo a posteriori.
Detección de desviaciones con AOI 3D después del refusión.Después del refusión, se utiliza la inspección AOI 3D para cuantificar el desplazamiento en la colocación de componentes y esferas. Como umbral de diseño para manufactura, el desplazamiento posterior a la soldadura debe mantenerse por debajo del 25% del diámetro del pad; más allá de ese valor, el riesgo de uniones marginales o de un cambio localizado de impedancia en pares diferenciales adyacentes aumenta de manera significativa, incluso cuando la unión aún supera una prueba básica de continuidad.
Esta disciplina de medición es importante porque un encapsulado de ADC de paso fino con un desfase marginal aún puede funcionar en una prueba inicial de banco. El modo de falla a menudo no es un circuito abierto/cortocircuito, sino una SNR o ENOB degradada que solo aparece bajo pruebas de rango dinámico completo o en el campo, que es un lugar mucho más costoso para encontrar un defecto inducido por el ensamblaje.
Protección de procesos para front-ends analógicos sensibles
La etapa analógica frontal de una placa de ADC de alta velocidad —amplificadores de entrada, circuitería de referencia, distribución de reloj— es la región de la placa menos tolerante a intervenciones posteriores al ensamblaje.
Dos reglas de proceso que aplicamos en estas placas:
Cobertura de rayos X en cada BGA/QFNen la cadena de señal, no una muestra.Las uniones de soldadura bajo encapsulados ADC y los CI asociados de generación de reloj se inspeccionan mediante rayos X fuera de línea, incluyendo imágenes en ángulo oblicuo, para comprobar la presencia de vacíos a nivel de bola. El porcentaje de vacío bajo una bola BGA afecta el rendimiento térmico y eléctrico de esa unión y, para encapsulados de RF/alta velocidad, tratamos esta inspección como de cobertura total en lugar de muestreo estadístico.
Sin retrabajo manual en la huella del front-end analógico.Una vez que un encapsulado de ADC o controlador de reloj se ha sometido a refusión, el retrabajo manual de retoque en esa zona queda excluido por norma de proceso. El retrabajo manual reintroduce exactamente la variabilidad de filete y de capacitancia de la almohadilla que el proceso fue diseñado para controlar, y en un nodo analógico sensible el riesgo de degradar la integridad de la señal supera el costo de desechar y volver a pasar la unidad afectada por el proceso automatizado. Esta norma se aplica a nivel de enrutamiento del proceso, y no se deja al criterio del operador.
Se mantiene la trazabilidad completa de cada tablero a lo largo de este proceso medianteMES Inteligente basado en UID, de modo que si una placa muestra una anomalía de integridad de señal más adelante en el proceso, el perfil de refusión específico, los registros de inspección SPI/AOI y las imágenes de rayos X de esa unidad puedan recuperarse en lugar de reconstruirse de memoria.
Cinco reglas DFM para PCBA de ADC de alta velocidad
Diseñe la geometría de las almohadillas y las aberturas del esténcil en conjunto, no de forma independiente: la tolerancia de volumen de pasta debe especificarse en relación con la capacitancia de filete objetivo, no solo con las relaciones de abertura predeterminadas de IPC.
Marcar los pares diferenciales y las redes de reloj para la revisión AOI posterior al refusión, con una tolerancia de desplazamiento explícita (por ejemplo, <25% del diámetro del pad) indicada en el plano de montaje, y no dejada a los estándares generales de mano de obra.
Especifique la cobertura de inspección por rayos X en el plano de fabricación/ensamblaje, particularmente para encapsulados BGA/QFN en la ruta de la señal analógica: cobertura total, no muestreo AQL, para nodos sensibles a RF.
Aísle las zonas de materiales mixtos o tecnologías mixtas en el panelcuando sea posible, de modo que la optimización del perfil de refusión para una sección no obligue a hacer concesiones en otra.
Escriba "no manual rework" en el enrutamiento del proceso para el front-end analógicoy exigir que cualquier excepción pase por la aprobación de ingeniería en lugar de quedar a discreción del personal de planta.
Estas reglas son más efectivas cuando forman parte del paquete de diseño entregado al socio de ensamblaje, y no cuando se incorporan después de que la primera pieza producida revele un problema.
Si va a llevar a producción una placa de ADC de alta velocidad o de imagen mixto-analógica, nuestro equipo de ingeniería puede revisar su apilado de capas, huella BGA y requisitos de inspección antes de la primera fabricación. PCBCart ha ensamblado programas de alta mezcla y bajo volumen para clientes de ciencias de la vida e instrumentación de diagnóstico con exactamente este tipo de perfil de sensibilidad de señal.Envía los detalles de tu proyectopara una revisión de viabilidad de ensamblaje.
Recursos útiles
•Revisión preliminar DFM gratuita
•Ensamblaje de PCB de bajo volumen y sin MOQ
•Normas IPC-A-610 Clase 3 para Electrónica de Ciencias de la Vida
•Abastecimiento y gestión de componentes
