Control de impedancia en el diseño de PCB de circuitos digitales de alta velocidad

Las tecnologías de control de impedancia son muy importantes en el diseño de circuitos digitales de alta velocidad, en el cual deben adoptarse métodos eficaces para garantizar el excelente rendimiento de las PCB de alta velocidad.

Cálculo de impedancia y control de impedancia de las líneas de transmisión de circuitos de alta velocidad en PCB

• Modelo equivalente en líneas de transmisión

La Figura 1 muestra el efecto equivalente de las líneas de transmisión en las PCB, que es una estructura que incluye capacitores, resistores e inductores en serie y múltiples (modelo RLGC).

El valor típico de la resistencia en tándem está en el rango de 0,25 a 0,55 ohmios/pie y el valor de resistencia de múltiples resistencias generalmente se mantiene bastante alto. Con la resistencia, capacitancia e inductancia parásitas añadidas en las líneas de transmisión de PCB, la impedancia total en las líneas de transmisión se denomina impedancia característica (Z₀). El valor de la impedancia característica es relativamente pequeño cuando el diámetro de la línea es grande, la línea está cerca de la alimentación/tierra o la constante dieléctrica es alta. La Figura 3 muestra el modelo equivalente de la línea de transmisión con una longitud de dz, a partir del cual la impedancia característica de la línea de transmisión puede deducirse mediante la fórmula:. En esta fórmula,Lse refiere a la inductancia de cada unidad de longitud en la línea de transmisión mientrasCse refiere a la capacitancia por unidad de longitud en la línea de transmisión.

• Fórmula de cálculo de impedancia y retardo de las líneas de transmisión en PCB

Líneas de transmisión en PCB	Fórmula de Cálculo de Impedancia y Retardo

En las fórmulas anteriores,Z₀se refiere a la impedancia (Ohmios),Wse refiere al ancho de las líneas (pulgadas),Tse refiere al grosor de las líneas (pulgadas),Hse refiere a la distancia al suelo (pulgadas), se refiere a la constante dieléctrica relativa del sustrato, yt_PDse refiere al tiempo de retardo (ps/pulgada).

• Reglas de diseño de control de impedancia de las líneas de transmisión

Según el análisis anterior, el retardo unitario de impedancia y señal no está relacionado con la frecuencia de las señales, sino con la estructura de la placa, la constante dieléctrica relativa del material de la placa y los atributos físicos del ruteo. Esta conclusión es extremadamente importante para comprenderPCB de alta velocidady para el diseño de PCB de alta velocidad. Además, la velocidad de transmisión de la línea de señal en la capa externa es mucho mayor que en la capa interna, por lo que estos elementos deben tenerse en cuenta para la disposición del trazado de las líneas clave.

El control de impedancia es el requisito fundamental para la implementación de la transmisión de señales. Sin embargo, de acuerdo con la estructura de la placa y la fórmula de cálculo de la impedancia de las líneas de transmisión, la impedancia solo depende deMaterial de PCByEstructura de capas de PCBcon el ancho de línea y las características de enrutamiento sin cambios para la misma línea. Por lo tanto, la impedancia de una línea no cambiará en diferentes capas de la PCB, lo cual no está permitido en el diseño de circuitos de alta velocidad.

Para este artículo se diseña una PCB de alta velocidad y alta densidad, y la mayoría de las señales en la placa tienen requisitos de impedancia. Por ejemplo, la línea de señal CPCI debe tener una impedancia de 65 ohmios, la señal diferencial de 100 ohmios y todas las demás señales de 50 ohmios cada una. SegúnEnrutamiento de PCBespacio, se debe utilizar un enrutamiento de al menos diez capas y se determina un plan de diseño de PCB de 16 capas.

Dado que el grosor total de la placa no puede superar los 2 mm, existen algunas dificultades en cuanto al apilamiento, considerando algunos problemas:

1).Cada capa de señal tiene planos de imagen adyacentes para proteger la impedancia y la calidad de la señal.

2).Cada plano de alimentación tiene una capa de tierra completa junto a él, de modo que el rendimiento de la alimentación pueda garantizarse adecuadamente.

3).El apilamiento de las placas requiere equilibrio, evitando la deformación de las mismas.

La constante dieléctrica del medio se establece en 4,3. Según el diseño de apilamiento anterior, el ancho de línea y la distancia entre líneas deben ajustarse de acuerdo con el resultado del cálculo para garantizar el requisito de impedancia de la señal. El ancho de línea se obtiene con el siguiente resultado:

1).El ancho de la línea de señal en la capa superficial es de 5 mils y su impedancia es de 58,7 ohmios.

2).El ancho de la línea de señal CPCI en la capa superficial es de 4,5 mils con una impedancia de 61,7 ohmios.

3).El ancho de la línea de señal en la capa interna es de 4,5 mils y su impedancia es de 50,2 ohmios.

4).El ancho de las líneas en el área BGA en la capa interna y la capa superficial es de 4 mils, con una impedancia de 64,6 Ohms en la capa superficial y 52,7 Ohms en la capa interna.

5).El ancho de la línea diferencial de microcinta en la capa interna es de 5 mils, con una distancia entre líneas de 6 mils y una impedancia de 100,54 ohmios.

6).El ancho de la línea diferencial stripline en la capa interna es de 4,5 mils, con una distancia entre líneas de 10 mils y una impedancia de 96,6 ohmios.

La distancia entre líneas se establece de la siguiente manera:

1).La distancia entre las líneas de señal (5 mils) en la capa de superficie es de 5,0 mils.

2).La distancia entre las líneas de señal CPCI (4,5 mils) en la capa superficial es de 9,0 mils.

3).. La distancia entre las líneas de señal (4,5 mils) en la capa interna es de 7,0 mils.

4).La distancia entre las líneas en la capa superficial y la capa interna es de 4,0 mils.

5).La distancia entre las líneas de señal diferencial en la capa interna y entre ellas y otras líneas de señal debe mantenerse en al menos 25 mils.

6).La distancia entre las líneas de señal diferencial en la capa superficial y entre ellas y otras líneas de señal debe mantenerse en al menos 20 mils.

DespuésImpresión de PCB, la impedancia de la placa de prueba se mide con el comprobador de impedancia POLAR-Cits500, con los resultados que se muestran en la siguiente tabla. Los datos indican que la impedancia debe controlarse en el rango de 50 Ohmۯ%, 60 Ohmۯ% y 100 Ohmۯ% durante el proceso de diseño y fabricación de PCB de alta velocidad.

LVDS y su control de impedancia en PCBs

• LVDS

LVDS es un tipo de nivel de transmisión de señal serie de alta velocidad, con ventajas de alta velocidad de transmisión, bajo consumo de energía, fuerte capacidad de antiinterferencia, larga distancia de transmisión y fácil adaptación de impedancias. Los campos de aplicación de LVDS incluyen la informática, las comunicaciones y el consumo.

• Diseño de impedancia de LVDS

LVDS presenta una oscilación de voltaje de solo 350 mV con una distancia máxima de transmisión de más de 10 metros. Para garantizar que las señales no se vean afectadas por las señales reflejadas durante el proceso de transmisión en las líneas de transmisión, la impedancia de las líneas de transmisión debe estar controlada, con una impedancia de línea simple de 50 Ohms y una impedancia diferencial de 100 Ohms. En la aplicación práctica, la impedancia puede controlarse estableciendo un espesor de apilado y parámetros de material razonables, ajustando el ancho de las pistas y la distancia entre ellas, y calculando la impedancia de las líneas simples y diferenciales con la ayuda de algunas herramientas de análisis y simulación de alta velocidad.

Sin embargo, la mayoría de las veces es relativamente difícil cumplir los requisitos de impedancia de línea simple e impedancia diferencial. Por un lado, el rango de ajuste del ancho de línea W y de la distancia entre líneas S está limitado por el espacio de diseño físico. Por ejemplo, el ruteo y el ancho de línea en los conectores de borde con BGA o DIP están influenciados por el tamaño y la separación de las almohadillas. Por otro lado, el cambio de W y S influirá en el resultado de la impedancia de línea simple y diferencial. Hasta ahora, es fácil y conveniente determinar la relación entre el ancho de línea y la distancia entre líneas preestablecidos.

• Reglas de enrutamiento LVDS

En términos generales, el enrutamiento de señales diferenciales se implementa de acuerdo con las reglas de diseño de impedancia, lo que es capaz de garantizar la calidad LVDS. En el enrutamiento práctico, LVDS debe cumplir las siguientes reglas:

1).Los pares diferenciales deben ser lo más cortos posible, las líneas deben ser rectas y el número de orificios pasantes debe reducirse. La distancia entre las líneas de señal en los pares diferenciales debe ser la misma. Todas estas reglas contribuyen a evitar rutas largas y numerosos desvíos. En cuanto a los desvíos, se debe usar un giro de 45 grados en lugar de 90 grados.

2).La distancia entre pares diferenciales debe mantenerse más de 10 veces para reducir la diafonía entre las líneas. Cuando sea necesario, se pueden colocar orificios de paso a tierra entre los pares diferenciales para lograr aislamiento.

3).LVDS no puede dividirse a través de la superficie. Aunque dos señales diferenciales son trayectorias de retorno mutuas, la trayectoria de retorno de la señal no puede interrumpirse como resultado de una división a través de la superficie. No obstante, las líneas de transmisión posiblemente generen discontinuidades de impedancia como resultado de la falta de planos de imagen.

4).Evite señales diferenciales entre capas. Durante la fabricación de PCB, la precisión de alineación del apilado entre capas es mucho menor que la precisión de grabado en la misma capa, además de la pérdida del material intermedio durante el apilado, todo lo cual provoca cambios en la impedancia diferencial entre pares diferenciales.

5).En el diseño de impedancia, se debe utilizar el método de acoplamiento.

6).Se debe establecer una estructura de apilado de PCB adecuada para garantizar el aislamiento entre las señales de nivel de voltaje y LVDS. Cuando sea posible, señales como TTL/CMOS de alta velocidad pueden ubicarse en diferentes capas, aisladas del ruteo LVDS mediante capas de tierra y de alimentación.

7).Los pares de señales diferenciales deben ser compatibles con la longitud del ruteo.

El control de impedancia se utiliza de manera muy efectiva en el diseño de circuitos digitales de alta velocidad para garantizar un buen rendimiento de las PCB de alta velocidad. Mediante un control cuidadoso del ancho de las pistas, el apilamiento de capas y las constantes dieléctricas, los diseñadores pueden lograr los niveles de impedancia correctos necesarios para minimizar al máximo la reflexión de la señal y preservar la integridad de la señal. Un ruteo y una planificación correctos, especialmente para señales LVDS, también garantizan una transmisión perfecta de la señal, fiabilidad y un recorrido libre de interferencias.

PCBCart se especializa en el diseño y la producción de PCBs de alta velocidad y alto rendimiento para aplicaciones exigentes. Nuestra tecnología de vanguardia y amplia experiencia garantizan un control de impedancia preciso, PCBs de alta calidad y una transmisión de señal eficaz. Con nuestro avanzado proceso de producción y nuestra pasión por la excelencia, PCBCart es su socio principal para proyectos complejos de PCB. Solicite hoy mismo una cotización a PCBCart y experimente un servicio inigualable en soluciones de PCBs de alta velocidad, diseñadas para impulsar su innovación y éxito.

Comience su cotización para placas de circuito de alta velocidad

Recursos útiles
•Elementos que afectan la impedancia característica de la PCB y soluciones
•Consideraciones de diseño de impedancia para PCB rígido-flexible
•Cómo analizar y prohibir la impedancia de la alimentación en PCB de alta velocidad
•Control de impedancia de los vías y su influencia en la integridad de la señal en el diseño de PCB
•Servicio completo de fabricación de PCB de PCBCart - Múltiples opciones de valor añadido
•Servicio avanzado de ensamblaje de PCB de PCBCart - Desde 1 pieza