I sistemi di diagnostica per immagini—front-end a ultrasuoni, rivelatori digitali a raggi X, moduli di acquisizione dati per TC—dipendono da convertitori analogico‑digitali che ormai campionano abitualmente oltre 1 GSPS. A queste velocità, l’integrità del segnale non è più un dettaglio di layout da sistemare in fase di revisione; è il risultato del processo di assemblaggio. Una scheda che in simulazione risulta pulita allo stadio di schema e di stack‑up può comunque avere prestazioni inferiori nella pratica se saldatura, posizionamento o gestione termica durante la PCBA introducono variabili che il progetto non aveva considerato. Questo articolo esamina dove l’assemblaggio di ADC ad alta velocità si interseca con il rischio per l’integrità del segnale e cosa un processo PCBA rigoroso dovrebbe tenere sotto controllo.
Perché le schede ADC ad alta velocità sono sensibili all’assemblaggio
Un ADC >1 GSPS funziona con margini di temporizzazione dell’ordine dei picosecondi e con circuiteria di front-end analogica sensibile agli effetti parassiti che la maggior parte delle schede digitali può assorbire senza conseguenze. Tre variabili legate all’assemblaggio sono le più importanti:
Variazione della capacità del pad.La geometria del cordone di saldatura e il volume di pasta influiscono direttamente sulla capacità parassita ai pad RF e di distribuzione del clock. Una deposizione di pasta non uniforme modifica la forma del cordone da una scheda all’altra, il che si manifesta come jitter del clock di campionamento o disallineamento di guadagno tra i canali del convertitore—problemi difficili da ricondurre all’assemblaggio una volta che la scheda è in fase di test di sistema.
Continuità di impedenza durante il processo di assemblaggio.Le tracce a impedenza controllata sono valide solo quanto le connessioni alle loro estremità. La formazione di vuoti sotto una sfera BGA, una via di una coppia differenziale disallineata o un eccesso di stagno che crea ponti su un connettore a passo fine introducono tutte discontinuità locali di impedenza che una scansione TDR su una scheda nuda non rileverebbe mai, perché la discontinuità viene creata durante il riflusso, non durante la fabbricazione.
Tensione termicamente indotta e spostamento del terreno.I profili termici di rifusione che non sono ottimizzati per lo specifico stack-up possono generare una sufficiente espansione differenziale tra gli strati di rame e il dielettrico da spostare i componenti a passo fine fuori piazzola di una quantità piccola ma elettricamente significativa, sufficiente a modificare l’abbinamento della lunghezza delle tracce su una coppia differenziale di ingressi ADC.
Nessuna di queste è un difetto di fabbricazione. Sono variabili di processo che compaiono solo durante l’assemblaggio PCBA, motivo per cui le prestazioni di integrità del segnale per queste schede devono essere progettate nel flusso di lavoro di assemblaggio, non solo nel layout.
Considerazioni sullo stack-up e sul reflow
Non produciamo circuiti stampati nudi, ma come partner per l’assemblaggio lavoriamo direttamente in base allo stack-up fornito dal produttore di circuiti del cliente, e questo determina come impostiamo i parametri di processo.
Considerazioni tipiche sullo stack-up per schede ADC ad alta velocità:
Le coppie di strati a impedenza controllata per linee differenziali di clock e dati sono solitamente specificate con tolleranze ristrette dello spessore dielettrico; dal lato dell’assemblaggio, ciò significa che la progettazione dello stencil della pasta e il profilo di rifusione devono evitare di introdurre riscaldamenti asimmetrici che potrebbero deformare localmente gli strati con anima sottile.
La scelta del materiale (FR-4 standard rispetto ai laminati a minori perdite) modifica il modo in cui la scheda reagisce allo shock termico del reflow. I materiali a bassa costante dielettrica (Dk) e a basse perdite utilizzati per i percorsi di segnale in classe GHz spesso presentano un comportamento di transizione vetrosa diverso rispetto all’FR-4 standard, il che significa che un profilo di reflow ottimizzato per uno non è automaticamente sicuro per l’altro.
Stratificazioni di materiali misti o ibride (comuni quando una scheda combina una sezione digitale ad alta velocità con una sezione di alimentazione a costo inferiore) creano una dilatazione termica differenziale attraverso il pannello. Questo è uno dei principali fattori che causano deformazioni localizzate durante il riflusso, e la deformazione sotto un BGA a passo fine è una delle cause radice più comuni delle sfere aperte o in corto che osserviamo in questa classe di schede.
Ecco perchéattrezzaggio per il controllo della deformazioneè importante quanto il profilo stesso del forno di rifusione. Su schede con stack-up misti o grandi BGA a passo fine, utilizziamo supporti in pietra sintetica durante la rifusione per mantenere il pannello piatto e ridurre la deformazione a livello di scheda che altrimenti concentrerebbe le sollecitazioni sui package degli ADC e dei driver di clock.
Precisione di posizionamento BGA a passo fine
I convertitori ADC ad alta velocità e i relativi buffer di clock/FPGA sono sempre più spesso confezionati in package BGA o CSP a passo fine, in cui la precisione di posizionamento ha una relazione diretta e misurabile con l’integrità del segnale.
Controlli di posizionamento e ispezione che applichiamo:
Precisione di stampa/erogazione a getto.Per circuiti a passo fine e a tecnologia mista, utilizziamo la stampa a getto MYCRONIC per controllare il volume di pasta/dosaggio con una risoluzione coerente con le piccole geometrie dei pad BGA, riducendo la variazione del volume del cordone descritta sopra.
Feedback ad anello chiuso SPI 3D.L’altezza e il volume della pasta saldante vengono misurati prima del riflusso e gli scostamenti vengono utilizzati per regolare il processo, invece di essere individuati solo a posteriori.
Rilevamento dello scostamento post-reflow AOI 3D.Dopo il reflow, l’ispezione 3D AOI viene utilizzata per quantificare lo scostamento nel posizionamento dei componenti e delle sfere. Come soglia di progettazione per la produzione, lo scostamento dopo la saldatura dovrebbe essere mantenuto al di sotto del 25% del diametro del pad: oltre questo valore, il rischio di giunzioni al limite o di variazioni localizzate di impedenza sulle coppie differenziali adiacenti aumenta in modo significativo, anche quando la giunzione supera ancora un semplice test di continuità.
Questa disciplina di misurazione è importante perché un package ADC a passo fine con un offset al limite può comunque funzionare nel test iniziale da banco. La modalità di guasto spesso non è un circuito aperto/corto, bensì un SNR o ENOB degradato che emerge solo durante i test sull’intera gamma dinamica o sul campo, che è un luogo decisamente più costoso in cui scoprire un difetto indotto dall’assemblaggio.
Protezione del processo per front-end analogici sensibili
Il front-end analogico di una scheda ADC ad alta velocità — buffer di ingresso, circuiteria di riferimento, distribuzione del clock — è la zona della scheda meno tollerante agli interventi dopo l’assemblaggio.
Due regole di processo che applichiamo su queste schede:
Copertura a raggi X su ogni BGA/QFNnella catena del segnale, non un campione.Le giunzioni di saldatura sotto i package ADC e i relativi circuiti integrati di generazione del clock vengono ispezionate tramite raggi X off-line, inclusa l’imaging ad angolo obliquo, per verificare la presenza di vuoti a livello delle sfere. La percentuale di vuoti sotto una sfera BGA influisce sulle prestazioni termiche ed elettriche di quella giunzione e, per i package RF/ad alta velocità, trattiamo questa ispezione come a copertura totale piuttosto che come campionamento statistico.
Nessuna rilavorazione manuale nell’impronta del front-end analogico.Una volta che un package ADC o driver di clock è stato sottoposto a rifusione, la rilavorazione manuale di ritocco in quella zona è esclusa dalle regole di processo. La rilavorazione manuale reintroduce esattamente la variabilità del cordone di saldatura e della capacità del pad che il processo era stato progettato per controllare e, su un nodo analogico sensibile, il rischio di degradare l’integrità del segnale supera il costo di scartare e far ripassare l’unità interessata attraverso il processo automatico. Questa regola è applicata a livello di instradamento del processo, non lasciata al giudizio dell’operatore.
La completa tracciabilità di ogni scheda attraverso questo processo è mantenuta tramiteMES intelligente basato su UID, quindi, se una scheda mostra un'anomalia di integrità del segnale a valle, il profilo di rifusione specifico, i registri di ispezione SPI/AOI e le immagini a raggi X di quell'unità possono essere recuperati invece di essere ricostruiti a memoria.
Cinque regole DFM per PCB di ADC ad alta velocità
Progettare insieme la geometria dei pad e le aperture dello stencil, non in modo indipendente: la tolleranza del volume della pasta deve essere specificata in relazione alla capacità del cordone di saldatura prevista, non solo ai rapporti di apertura predefiniti IPC.
Contrassegnare le coppie differenziali e le linee di clock per il controllo AOI post-rifusionecon una tolleranza di disallineamento esplicita (ad es. <25% del diametro del pad) indicata nel disegno di assemblaggio, e non lasciata agli standard generali di lavorazione.
Specificare la copertura dell’ispezione a raggi X nel disegno di fabbricazione/assemblaggio, in particolare per package BGA/QFN nel percorso del segnale analogico—copertura completa, non campionamento AQL, per i nodi sensibili alle RF.
Isolare le zone a materiali misti o a tecnologie miste sul pannelloove possibile, in modo che l’ottimizzazione del profilo di rifusione per una sezione non imponga un compromesso su un’altra.
Scrivi "nessuna rilavorazione manuale" nel routing di processo per il front-end analogicoe richiedere che qualsiasi eccezione passi attraverso l’approvazione dell’ingegneria piuttosto che la discrezione dell’officina.
Queste regole sono più efficaci quando fanno parte del pacchetto di progettazione consegnato al partner di assemblaggio, e non quando vengono aggiunte in un secondo momento dopo che la costruzione del primo articolo ha rivelato un problema.
Se stai portando in produzione un ADC ad alta velocità o una scheda di imaging mixed-signal, il nostro team di ingegneri può esaminare il tuo stack-up, il footprint BGA e i requisiti di ispezione prima della prima produzione. PCBCart ha assemblato programmi ad alta varietà e basso volume per clienti nei settori delle scienze della vita e della strumentazione diagnostica con esattamente questo tipo di profilo di sensibilità del segnale.Invia i dettagli del tuo progettoper una revisione di fattibilità dell'assemblaggio.
Risorse utili
•Pre-revisione DFM gratuita
•Assemblaggio PCB a basso volume, senza MOQ
•Standard IPC-A-610 Classe 3 per l’elettronica nelle scienze della vita
•Approvvigionamento e gestione dei componenti
