Sistem pengimejan diagnostik—bahagian hadapan ultrabunyi, pengesan sinar-X digital, modul pemerolehan data CT—bergantung pada penukar analog-ke-digital yang kini secara rutin mengambil sampel melebihi 1 GSPS. Pada kelajuan ini, keutuhan isyarat bukan lagi isu susun atur yang boleh diselesaikan semasa semakan; ia adalah hasil daripada proses pemasangan. Papan yang kelihatan bersih dalam simulasi pada peringkat skematik dan susunan lapisan masih boleh berprestasi rendah dalam amalan jika pematerian, penempatan, atau pengendalian terma semasa PCBA memperkenalkan pembolehubah yang tidak diambil kira oleh reka bentuk. Artikel ini melihat titik persilangan antara pemasangan ADC berkelajuan tinggi dengan risiko keutuhan isyarat, dan perkara yang perlu dikawal oleh proses PCBA yang berdisiplin.
Mengapa Papan ADC Kelajuan Tinggi Sensitif terhadap Pemasangan
Penukar analog-ke-digital (ADC) >1 GSPS beroperasi dengan margin pemasaan pada skala pikosaat dan litar bahagian hadapan analog yang sensitif terhadap kesan parasit yang kebanyakan papan digital boleh serap tanpa akibat. Tiga pemboleh ubah berkaitan pemasangan yang paling penting ialah:
Variasi kapasitans pad.Geometri fillet pateri dan isipadu pateri secara langsung mempengaruhi kapasitans parasit pada pad RF dan pengagihan jam. Pemendapan pateri yang tidak konsisten mengubah bentuk fillet dari papan ke papan, yang terserlah sebagai jitter jam pensampelan atau ketidakpadanan gain antara saluran penukar—masalah yang sukar dikesan semula kepada pemasangan setelah papan berada dalam ujian sistem.
Keterusan impedans melalui proses pemasangan.Jejak impedans terkawal hanya sebaik sambungan pada hujungnya. Kehadiran rongga di bawah bebola BGA, via pasangan berbeza (differential pair) yang tersisih, atau lebihan pateri yang membentuk jambatan pada penyambung padang halus semuanya memperkenalkan ketakselanjaran impedans setempat yang tidak akan dikesan oleh sapuan TDR pada papan kosong, kerana ketakselanjaran itu terhasil semasa proses refluks, bukan ketika fabrikasi.
Tekanan teraruh haba dan anjakan tanah.Profil terma reflow yang tidak ditala mengikut susunan lapisan khusus boleh menghasilkan pengembangan berbeza yang mencukupi antara lapisan kuprum dan dielektrik sehingga mengalihkan komponen padang-halus keluar daripada pad dengan jumlah yang kecil tetapi signifikan dari segi elektrik—cukup untuk mengubah pemadanan panjang jejak pada pasangan input ADC berbeza.
Tiada satu pun daripada ini adalah kecacatan fabrikasi. Semuanya ialah pembolehubah proses yang hanya muncul semasa PCBA, sebab itulah prestasi keutuhan isyarat untuk papan ini perlu direka bentuk ke dalam aliran kerja pemasangan, bukan hanya pada susun atur.
Pertimbangan Susunan Lapisan dan Refluks
Kami tidak menghasilkan papan kosong, tetapi sebagai rakan pemasangan kami bekerja terus berdasarkan susunan lapisan yang dibekalkan oleh pembuat papan pelanggan, dan susunan itu menentukan cara kami menetapkan parameter proses.
Pertimbangan susunan lapisan tipikal untuk papan ADC berkelajuan tinggi:
Pasangan lapisan impedans terkawal untuk talian jam dan data pembeza biasanya ditentukan dengan toleransi ketebalan dielektrik yang ketat; dari sisi pemasangan, ini bermakna reka bentuk stenstil pes dan profil refluks mesti mengelakkan pengenalan pemanasan tidak simetri yang boleh memesongkan lapisan teras nipis secara setempat.
Pemilihan bahan (FR-4 standard berbanding laminat kehilangan rendah) mengubah cara papan bertindak balas terhadap kejutan haba reflow. Bahan ber-Dk rendah dan kehilangan rendah yang digunakan untuk laluan isyarat kelas GHz selalunya mempunyai tingkah laku peralihan kaca yang berbeza daripada FR-4 standard, yang bermaksud profil reflow yang ditala untuk satu bahan tidak secara automatik selamat untuk bahan yang lain.
Lapisan bahan bercampur atau hibrid (biasa apabila sesebuah papan menggabungkan bahagian digital berkelajuan tinggi dengan bahagian kuasa berkos rendah) menghasilkan pengembangan terma berbeza merentasi panel. Ini merupakan punca utama lengkungan setempat semasa refluks, dan lengkungan di bawah BGA padang-halus ialah salah satu punca akar yang lebih biasa bagi bebola terbuka atau terjambat yang kami lihat dalam kelas papan ini.
Inilah sebabnyaperalatan kawalan lengkungansama pentingnya dengan profil ketuhar reflow itu sendiri. Pada papan dengan lapisan timbunan bercampur atau BGA padang halus bersaiz besar, kami menggunakan lekapan batu sintetik semasa reflow untuk mengekalkan panel supaya rata dan mengurangkan herotan pada peringkat papan yang jika tidak akan menumpukan tekanan pada pakej ADC dan pemacu jam.
Ketepatan Penempatan BGA Padang Halus
ADC berkelajuan tinggi dan penimbal jam/FPGA yang berkaitan dengannya semakin kerap dibungkus dalam jejak BGA atau CSP berpadang halus, di mana ketepatan penempatan mempunyai hubungan langsung dan boleh diukur terhadap integriti isyarat.
Kawalan penempatan dan pemeriksaan yang kami laksanakan:
Ketepatan pencetakan/pengeluaran jet.Untuk papan padang halus dan teknologi campuran, kami menggunakan pencetakan jet MYCRONIC untuk mengawal isipadu pes/pemancutan pada resolusi yang konsisten dengan geometri pad BGA kecil, sekali gus mengurangkan variasi isipadu fillet seperti yang diterangkan di atas.
Maklum balas gelung tertutup SPI 3D.Ketinggian dan isipadu pes pateri diukur sebelum refluks, dan sisihan digunakan semula untuk pelarasan proses dan bukannya hanya dikesan selepas kejadian.
Pengesanan ofset AOI 3D selepas refluks.Selepas reflow, pemeriksaan AOI 3D digunakan untuk mengkuantifikasikan ofset penempatan komponen dan bebola. Sebagai ambang reka bentuk untuk pembuatan, ofset selepas pematerian hendaklah dikekalkan kurang daripada 25% daripada diameter pad—melebihi had itu, risiko sambungan bermasalah atau anjakan impedans setempat pada pasangan pembezaan bersebelahan meningkat dengan ketara, walaupun sambungan tersebut masih lulus ujian kesinambungan asas.
Disiplin pengukuran ini penting kerana pakej ADC pic halus dengan ofset yang hampir tidak ketara masih boleh berfungsi dalam ujian bangku awal. Mod kegagalan selalunya bukan litar terbuka/pendek—ia adalah SNR atau ENOB yang merosot yang hanya muncul di bawah ujian julat dinamik penuh atau di lapangan, yang merupakan tempat yang jauh lebih mahal untuk mengesan kecacatan yang disebabkan oleh pemasangan.
Perlindungan Proses untuk Hujung Depan Analog Sensitif
Bahagian hadapan analog bagi papan ADC berkelajuan tinggi—penimbal input, litar rujukan, pengagihan jam—ialah kawasan papan yang paling tidak toleran terhadap campur tangan selepas pemasangan.
Dua peraturan proses yang kami terapkan pada papan ini:
Liputan X-ray pada setiap BGA/QFNdalam rantaian isyarat, bukan sampel.Sambungan pateri di bawah pakej ADC dan IC penjanaan jam yang berkaitan diperiksa melalui X-ray luar talian, termasuk pengimejan pada sudut serong, untuk menyemak kewujudan rongga pada aras bebola. Peratusan rongga di bawah bebola BGA menjejaskan prestasi terma dan elektrik sambungan tersebut, dan bagi pakej RF/kelajuan tinggi, kami menganggap pemeriksaan ini sebagai liputan penuh dan bukannya persampelan statistik.
Tiada kerja semula manual dalam jejak hujung hadapan analog.Sebaik sahaja pakej ADC atau pemacu jam menjalani proses reflow, kerja baik pulih sentuhan manual dalam zon tersebut dikecualikan mengikut peraturan proses. Kerja baik pulih secara manual akan memperkenalkan semula tepat variabiliti fillet dan kapasitans pad yang memang cuba dikawal oleh proses, dan pada nod analog yang sensitif, risiko menjejaskan integriti isyarat melebihi kos menyingkirkan dan menjalankan semula unit terjejas melalui proses automatik. Peraturan ini dikuatkuasakan pada peringkat penghalaan proses, bukan diserahkan kepada pertimbangan operator.
Kebolehkesanan penuh bagi setiap papan melalui proses ini dikekalkan melaluiMES Pintar Berasaskan UID, jadi jika papan menunjukkan anomali keutuhan isyarat pada bahagian hilir, profil refluks khusus, rekod pemeriksaan SPI/AOI dan imej sinar-X untuk unit tersebut boleh diambil semula dan bukannya dibina semula daripada ingatan.
Lima Peraturan DFM untuk PCBA ADC Kelajuan Tinggi
Reka bentuk geometri pad dan bukaan stenstil bersama-sama, bukan secara bebas—toleransi isipadu pes hendaklah dinyatakan berbanding dengan keupayaan fillet sasaran, bukan hanya nisbah apertur lalai IPC.
Tandakan pasangan pembeza dan rangkaian jam untuk semakan AOI selepas penyolderan semula, dengan toleransi ofset yang jelas (contohnya, <25% daripada diameter pad) yang dinyatakan dalam lukisan pemasangan, bukannya diserahkan kepada piawaian mutu kerja umum.
Nyatakan liputan pemeriksaan sinar-X dalam lukisan fabrikasi/pemasangan, terutamanya untuk pakej BGA/QFN dalam laluan isyarat analog—liputan penuh, bukan pensampelan AQL, untuk nod sensitif RF.
Asingkan zon bahan campuran atau teknologi campuran pada paneljika boleh, supaya pengoptimuman profil aliran semula bagi satu bahagian tidak memaksa kompromi pada bahagian yang lain.
Tulis "tiada kerja semula manual" dalam penghalaan proses untuk bahagian hadapan analog, dan menghendaki sebarang pengecualian untuk melalui kelulusan kejuruteraan dan bukannya budi bicara di lantai kedai.
Peraturan ini paling berkesan apabila ia menjadi sebahagian daripada pakej reka bentuk yang diserahkan kepada rakan pemasangan, bukannya ditambah kemudian selepas pembinaan artikel pertama mendedahkan masalah.
Jika anda akan mengeluarkan papan ADC berkelajuan tinggi atau papan pengimejan isyarat campuran ke dalam pengeluaran, pasukan kejuruteraan kami boleh menyemak susun lapis anda, jejak BGA, dan keperluan pemeriksaan sebelum binaan pertama. PCBCart telah memasang program campuran-tinggi, volum-rendah untuk pelanggan dalam sains hayat dan peralatan diagnostik yang mempunyai profil kepekaan isyarat seperti ini.Hantar butiran projek andauntuk semakan kebolehlaksanaan pemasangan.
Sumber yang Berguna
•Semakan Awal DFM Percuma
•Pemasangan PCB Volum Rendah, Tanpa MOQ
•Piawaian IPC-A-610 Kelas 3 untuk Elektronik Sains Hayat
•Perolehan & Pengurusan Komponen
