ระบบถ่ายภาพวินิจฉัย—ส่วนหน้าของอัลตราซาวนด์, ตัวตรวจจับเอ็กซเรย์ดิจิทัล, โมดูลเก็บข้อมูล CT—ต้องอาศัยตัวแปลงสัญญาณอะนาล็อกเป็นดิจิทัลที่ปัจจุบันสุ่มตัวอย่างได้เกิน 1 GSPS เป็นปกติ ที่ความเร็วระดับนี้ ความสมบูรณ์ของสัญญาณไม่ใช่เรื่องการจัดวางลายวงจรที่ค่อยมาแก้ทีหลังในการทบทวนอีกต่อไป แต่เป็นผลลัพธ์จากกระบวนการประกอบแผงวงจรจริงๆ บอร์ดที่จำลองสัญญาณได้อย่างสะอาดในขั้นตอนสเกแมติกและการออกแบบเลเยอร์สแต็กอัปยังคงให้ประสิทธิภาพต่ำกว่าที่คาดในทางปฏิบัติได้ หากการบัดกรี การจัดวางชิ้นส่วน หรือการจัดการความร้อนระหว่างการประกอบ PCBA ทำให้เกิดตัวแปรที่การออกแบบไม่เคยคำนึงถึง บทความนี้จะพิจารณาว่าการประกอบ ADC ความเร็วสูงมีจุดตัดกับความเสี่ยงด้านความสมบูรณ์ของสัญญาณตรงไหน และกระบวนการ PCBA ที่มีวินัยควรควบคุมปัจจัยใดบ้าง
เหตุใดบอร์ด ADC ความเร็วสูงจึงไวต่อการประกอบ
ADC ที่ทำงานที่ความเร็วมากกว่า 1 GSPS ทำงานด้วยระยะเผื่อเวลาระดับพิโควินาทีและมีวงจรหน้ารับสัญญาณอนาล็อกที่ไวต่อผลกระทบจากพาราซิติก ซึ่งบอร์ดดิจิทัลส่วนใหญ่สามารถรองรับได้โดยไม่เกิดผลกระทบ ตัวแปรที่เชื่อมโยงกับการประกอบสามอย่างที่สำคัญที่สุดคือ:
การเปลี่ยนแปลงค่าความจุของแพดรูปทรงฟิลเลตของบัดกรีและปริมาตรของฟลักซ์เชื่อมบัดกรีส่งผลโดยตรงต่อค่าคาปาซิแตนซ์寄生ที่แพด RF และแพดกระจายสัญญาณนาฬิกา การพิมพ์ฟลักซ์เชื่อมบัดกรีที่ไม่สม่ำเสมอทำให้รูปทรงของฟิลเลตเปลี่ยนไปในแต่ละบอร์ด ซึ่งแสดงออกมาเป็นจิตเตอร์ของสัญญาณนาฬิกาสำหรับการเก็บตัวอย่าง หรือความไม่ตรงกันของเกนระหว่างช่องสัญญาณของคอนเวอร์เตอร์—ปัญหาเหล่านี้ติดตามย้อนกลับไปยังขั้นตอนการประกอบได้ยากเมื่อบอร์ดเข้าสู่การทดสอบในระบบ
ความต่อเนื่องของอิมพีแดนซ์ตลอดกระบวนการประกอบร่องรอยอิมพีแดนซ์ควบคุมจะดีได้ก็เท่ากับคุณภาพของการเชื่อมต่อที่ปลายทั้งสองเท่านั้น การเกิดช่องว่างใต้บอล BGA, การวางผ่านของคู่สายดิฟเฟอเรนเชียลที่เอียง หรือปริมาณตะกั่วบัดกรีส่วนเกินที่เชื่อมติดกันในคอนเน็กเตอร์ระยะพิทช์ละเอียด ล้วนทำให้เกิดความไม่ต่อเนื่องของอิมพีแดนซ์ในตำแหน่งเฉพาะที่ ซึ่งการสแกนด้วย TDR บนบอร์ดเปล่าจะไม่มีทางตรวจจับได้ เพราะความไม่ต่อเนื่องนั้นเกิดขึ้นระหว่างกระบวนการรีโฟลว์ ไม่ใช่ระหว่างการผลิตแผงวงจร
ความเค้นที่เกิดจากความร้อนและการเคลื่อนตัวของแผ่นดินโปรไฟล์อุณหภูมิการรีโฟลว์ที่ไม่ได้ปรับให้เหมาะสมกับโครงสร้างเลย์อัปเฉพาะ อาจทำให้เกิดการขยายตัวต่างกันระหว่างชั้นทองแดงกับไดอิเล็กทริกมากพอที่จะทำให้คอมโพเนนต์ระยะพิทช์ละเอียดเลื่อนไปจากแพดเล็กน้อย แต่มีนัยสำคัญทางไฟฟ้า—มากพอที่จะเปลี่ยนความสอดคล้องของความยาวลายวงจรในคู่สัญญาณดิฟเฟอเรนเชียลที่อินพุต ADC
ไม่มีข้อบกพร่องใด ๆ เหล่านี้ที่เกิดจากการผลิต พวกมันเป็นตัวแปรของกระบวนการที่ปรากฏเฉพาะระหว่างการประกอบแผงวงจรพิมพ์ (PCBA) ซึ่งเป็นเหตุผลว่าทำไมประสิทธิภาพด้านความสมบูรณ์ของสัญญาณสำหรับบอร์ดเหล่านี้จึงต้องถูกออกแบบให้สอดคล้องอยู่ในขั้นตอนการประกอบ ไม่ใช่แค่ในงานออกแบบเลย์เอาต์เท่านั้น
ข้อควรพิจารณาเกี่ยวกับการจัดซ้อนเลเยอร์และการรีโฟลว์
เราไม่ได้ผลิตแผงเปล่าเอง แต่ในฐานะพันธมิตรด้านการประกอบ เราทำงานโดยอ้างอิงโครงสร้างเลเยอร์ที่โรงงานผลิตแผงของลูกค้าจัดส่งมาโดยตรง และโครงสร้างนั้นมีผลต่อการตั้งค่าพารามิเตอร์กระบวนการของเรา
ข้อควรพิจารณาทั่วไปเกี่ยวกับโครงสร้างซ้อนชั้นของบอร์ด ADC ความเร็วสูง:
คู่เลเยอร์อิมพีแดนซ์ควบคุมสำหรับไลน์สัญญาณนาฬิกาและข้อมูลแบบดิฟเฟอเรนเชียลมักถูกกำหนดด้วยค่าความคลาดเคลื่อนความหนาของไดอิเล็กทริกที่เข้มงวด; ในด้านการประกอบ นั่นหมายความว่าการออกแบบแผ่นสเตนซิลสำหรับบัดกรีประสานและโปรไฟล์การรีโฟลว์ต้องหลีกเลี่ยงการทำให้เกิดความร้อนที่ไม่สมมาตร ซึ่งอาจทำให้เลเยอร์แกนกลางที่บางบิดงอเฉพาะจุดได้
การเลือกวัสดุ (FR-4 มาตรฐานเทียบกับลามิเนตชนิดสูญเสียต่ำ) ส่งผลต่อการตอบสนองของบอร์ดต่อแรงกระแทกจากความร้อนในกระบวนการรีโฟลว์ วัสดุที่มีค่า Dk ต่ำและการสูญเสียต่ำซึ่งใช้สำหรับเส้นทางสัญญาณระดับกิกะเฮิรตซ์ มักมีพฤติกรรมการเปลี่ยนผ่านแก้วที่แตกต่างจาก FR-4 มาตรฐาน ซึ่งหมายความว่าโปรไฟล์รีโฟลว์ที่ปรับให้เหมาะกับวัสดุชนิดหนึ่ง ไม่ได้ปลอดภัยโดยอัตโนมัติสำหรับอีกชนิดหนึ่ง
การซ้อนชั้นวัสดุผสมหรือไฮบริด (ที่พบได้บ่อยเมื่อบอร์ดรวมส่วนวงจรดิจิทัลความเร็วสูงเข้ากับส่วนวงจรจ่ายไฟที่มีต้นทุนต่ำกว่า) ทำให้เกิดการขยายตัวทางความร้อนที่แตกต่างกันทั่วทั้งแผง นี่เป็นปัจจัยหลักที่ทำให้เกิดการโก่งงอแบบเฉพาะจุดระหว่างกระบวนการรีโฟลว์ และการโก่งงอใต้ BGA ระยะพิชช์ละเอียดเป็นหนึ่งในสาเหตุรากฐานที่พบบ่อยที่สุดของลูกบอลบัดกรีเปิดวงจรหรือเชื่อมลัดที่เราพบในบอร์ดประเภทนี้
นี่คือเหตุผลที่ฟิกซ์เจอร์ควบคุมการบิดงอมีความสำคัญไม่แพ้โปรไฟล์เตาอบรีโฟลว์เอง บนบอร์ดที่มีโครงสร้างเลเยอร์ผสมหรือมี BGA ระยะพิชชิ่งละเอียดขนาดใหญ่ เราใช้ฟิกซ์เจอร์หินสังเคราะห์ระหว่างกระบวนการรีโฟลว์เพื่อยึดแผงให้แบนราบและลดการโก่งตัวในระดับบอร์ด ซึ่งไม่เช่นนั้นจะทำให้ความเครียดไปกระจุกตัวที่แพ็กเกจ ADC และไดรเวอร์สัญญาณนาฬิกา
ความแม่นยำในการวางชิ้นส่วน BGA ระยะพิชช์ละเอียด
ADC ความเร็วสูงและบัฟเฟอร์สัญญาณนาฬิกา/FPGA ที่เกี่ยวข้องถูกบรรจุในแพ็กเกจแบบ BGA หรือ CSP ระยะพิชช์ละเอียดมากขึ้นเรื่อย ๆ ซึ่งความแม่นยำในการจัดวางมีความสัมพันธ์โดยตรงและสามารถวัดได้กับความสมบูรณ์ของสัญญาณ
การควบคุมการจัดวางและการตรวจสอบที่เราใช้:
ความแม่นยำในการพิมพ์/จ่ายแบบเจ็ตสำหรับบอร์ดแบบระยะพิชช์ถี่และแบบเทคโนโลยีผสม เราใช้การพิมพ์เจ็ต MYCRONIC เพื่อควบคุมปริมาณการพิมพ์/จ่ายครีมประสานในความละเอียดที่สอดคล้องกับเรขาคณิตแพด BGA ขนาดเล็ก ช่วยลดความแปรผันของปริมาตรฟิลเลตตามที่อธิบายไว้ข้างต้น
การป้อนกลับแบบวงปิด 3D SPI.ความสูงและปริมาตรของครีมบัดกรีจะถูกวัดก่อนการรีโฟลว์ และค่าความคลาดเคลื่อนจะถูกส่งกลับไปใช้ในการปรับกระบวนการ แทนที่จะถูกตรวจพบก็ต่อเมื่อกระบวนการเสร็จสิ้นแล้วเท่านั้น
การตรวจจับการเยื้องของ 3D AOI หลังการรีโฟลว์หลังการรีโฟลว์ จะใช้การตรวจสอบ AOI แบบสามมิติ (3D AOI) เพื่อวัดเชิงปริมาณการเยื้องตำแหน่งของคอมโพเนนต์และลูกบอลบัดกรี โดยในฐานะเกณฑ์สำหรับการออกแบบเพื่อการผลิต (DFM) การเยื้องตำแหน่งหลังการบัดกรีควรถูกควบคุมให้น้อยกว่า 25% ของเส้นผ่านศูนย์กลางแผ่นแพด มิฉะนั้นความเสี่ยงต่อการเกิดรอยบัดกรีคุณภาพชายขอบหรือการเปลี่ยนแปลงอิมพีแดนซ์เฉพาะจุดบนคู่สายดิฟเฟอเรนเชียลข้างเคียงจะเพิ่มขึ้นอย่างมีนัยสำคัญ แม้ว่ารอยบัดกรีนั้นจะยังผ่านการทดสอบความต่อเนื่องพื้นฐานก็ตาม
วินัยในการวัดนี้มีความสำคัญ เนื่องจากแพ็กเกจ ADC แบบระยะพิชช์ละเอียดที่มีออฟเซ็ตอยู่ในระดับวิกฤตยังคงสามารถทำงานได้ในการทดสอบเบื้องต้นบนเบนช์ โหมดความล้มเหลวมักจะไม่ใช่วงจรเปิด/ลัดวงจร แต่เป็นค่า SNR หรือ ENOB ที่เสื่อมลง ซึ่งจะแสดงออกมาเฉพาะในการทดสอบช่วงไดนามิกเต็มช่วงหรือเมื่อใช้งานจริงในภาคสนาม ซึ่งเป็นบริบทที่มีค่าใช้จ่ายสูงกว่ามากในการค้นหาข้อบกพร่องที่เกิดจากการประกอบ
การปกป้องกระบวนการสำหรับส่วนหน้าจำลองแบบอนาล็อกที่มีความไวสูง
ส่วนหน้าจำลองแบบอนาล็อกของบอร์ด ADC ความเร็วสูง—บัฟเฟอร์อินพุต วงจรอ้างอิง การกระจายนาฬิกา—เป็นบริเวณของบอร์ดที่ทนต่อการปรับแก้หลังการประกอบได้น้อยที่สุด
กฎกระบวนการสองข้อที่เราใช้กับบอร์ดเหล่านี้:
การตรวจด้วยเอกซเรย์ในทุก BGA/QFNในสายสัญญาณ ไม่ใช่ตัวอย่างทำการตรวจสอบรอยเชื่อมประสานใต้แพ็กเกจ ADC และวงจร IC ที่ใช้สร้างสัญญาณนาฬิกาที่เกี่ยวข้องด้วยเครื่องเอกซเรย์แบบออฟไลน์ รวมถึงการถ่ายภาพในมุมเอียง เพื่อตรวจสอบการเกิดช่องว่างภายในที่ระดับลูกบอลประสาน เปอร์เซ็นต์ช่องว่างใต้ลูกบอล BGA ส่งผลกระทบต่อสมรรถนะทางความร้อนและทางไฟฟ้าของรอยเชื่อมนั้น และสำหรับแพ็กเกจ RF/ความเร็วสูง เราถือว่าการตรวจสอบนี้เป็นการตรวจสอบแบบครอบคลุมทั้งหมด แทนที่จะใช้การสุ่มตัวอย่างเชิงสถิติ
ไม่มีการทำงานซ่อมแซมด้วยมือในฟุตพริ้นต์ของแอนะล็อกฟรอนต์เอนด์เมื่อแพ็กเกจ ADC หรือไดรเวอร์สัญญาณนาฬิกาถูกรีโฟลว์แล้ว จะไม่อนุญาตให้ทำการรีเวิร์กแบบปรับแต่งด้วยมือในโซนดังกล่าวตามกฎของกระบวนการ การรีเวิร์กด้วยมือจะนำกลับเข้ามาซึ่งความแปรปรวนของฟิลเลตและค่าคาปาซิแตนซ์ของแพดที่กระบวนการเดิมถูกออกแบบมาเพื่อควบคุม และบนโหนดแอนะล็อกที่มีความไวสูง ความเสี่ยงต่อการเสื่อมของความสมบูรณ์ของสัญญาณมีน้ำหนักมากกว่าต้นทุนของการคัดทิ้งและรันยูนิตที่ได้รับผลกระทบใหม่ผ่านกระบวนการอัตโนมัติ กฎนี้ถูกบังคับใช้ในระดับการกำหนดเส้นทางของกระบวนการ ไม่ได้ปล่อยให้เป็นดุลยพินิจของผู้ปฏิบัติงาน
การติดตามตรวจสอบย้อนกลับของบอร์ดทุกแผ่นอย่างครบถ้วนตลอดกระบวนการนี้จะถูกดำเนินการผ่านMES อัจฉริยะบนพื้นฐาน UIDดังนั้น หากบอร์ดแสดงความผิดปกติของความสมบูรณ์ของสัญญาณในขั้นตอนถัดไป ก็สามารถเรียกดูโปรไฟล์รีโฟลว์เฉพาะ บันทึกการตรวจสอบ SPI/AOI และภาพเอ็กซเรย์ของยูนิตนั้นได้ แทนที่จะต้องอาศัยการรื้อฟื้นจากความทรงจำ
กฎ DFM ห้าข้อสำหรับแผงวงจร PCBA ของ ADC ความเร็วสูง
ออกแบบรูปทรงแผ่นรองและช่องเปิดสเตนซิลร่วมกันไม่ใช่โดยอิสระ—ควรกำหนดค่าความทนทานต่อปริมาตรของบัดกรีให้สัมพันธ์กับค่าความจุของฟิลเลตเป้าหมาย ไม่ใช่แค่ใช้สัดส่วนรูเปิดตามค่าเริ่มต้นของ IPC เท่านั้น
ตั้งค่าสถานะคู่สายดิฟเฟอเรนเชียลและเน็ตสัญญาณนาฬิกาสำหรับการตรวจสอบ AOI หลังการรีโฟลว์โดยมีการระบุค่าความคลาดเคลื่อนของระยะเยื้องอย่างชัดเจน (เช่น <25% ของเส้นผ่านศูนย์กลางแผ่นรอง) ไว้ในแบบภาพประกอบการประกอบ ไม่ปล่อยให้เป็นไปตามมาตรฐานฝีมือการทำงานทั่วไป
ระบุขอบเขตการตรวจสอบด้วยเอกซเรย์ในแบบการผลิต/การประกอบโดยเฉพาะอย่างยิ่งสำหรับแพ็กเกจ BGA/QFN ในเส้นทางสัญญาณอะนาล็อก—ต้องครอบคลุมแบบเต็มรูปแบบ ไม่ใช่การสุ่มตาม AQL สำหรับโหนดที่ไวต่อ RF
แยกโซนที่มีวัสดุผสมหรือเทคโนโลยีผสมบนแผงออกจากกันหากเป็นไปได้ เพื่อให้การปรับแต่งโปรไฟล์การไหลกลับของส่วนหนึ่งไม่จำเป็นต้องไปกระทบหรือทำให้ต้องประนีประนอมกับอีกส่วนหนึ่ง
เขียนคำว่า "no manual rework" ลงในเส้นทางกระบวนการสำหรับอะนาล็อกฟรอนต์เอนด์และกำหนดให้ข้อยกเว้นใด ๆ ต้องผ่านการอนุมัติจากฝ่ายวิศวกรรมแทนที่จะปล่อยให้เป็นดุลยพินิจของหน้างาน
กฎเหล่านี้จะมีประสิทธิภาพสูงสุดเมื่อถูกรวมไว้ในชุดการออกแบบที่ส่งมอบให้กับพันธมิตรด้านการประกอบตั้งแต่แรก ไม่ใช่ถูกนำมาแก้ไขเพิ่มเติมภายหลังจากที่การสร้างชิ้นงานตัวอย่างแรกเผยให้เห็นปัญหา
หากคุณกำลังนำบอร์ด ADC ความเร็วสูงหรือบอร์ดประมวลผลสัญญาณผสมสำหรับงานถ่ายภาพเข้าสู่การผลิต ทีมวิศวกรของเราสามารถตรวจสอบโครงสร้างเลเยอร์บอร์ด (stack-up), ฟุตพริ้นต์ BGA และข้อกำหนดการตรวจสอบของคุณได้ก่อนการผลิตล็อตแรก PCBCart มีประสบการณ์ในการประกอบงานที่มีความหลากหลายสูงแต่ปริมาณต่ำสำหรับลูกค้าในด้านวิทยาศาสตร์ชีวภาพและเครื่องมือวินิจฉัย ซึ่งมีลักษณะโปรไฟล์ความไวของสัญญาณเช่นเดียวกันนี้ส่งรายละเอียดโปรเจกต์ของคุณสำหรับการทบทวนความเป็นไปได้ในการประกอบ
แหล่งข้อมูลที่เป็นประโยชน์
•การตรวจสอบ DFM ล่วงหน้าฟรี
•การประกอบแผงวงจรพิมพ์ปริมาณน้อยโดยไม่กำหนดขั้นต่ำในการสั่งซื้อ
•มาตรฐาน IPC-A-610 ระดับคลาส 3 สำหรับอิเล็กทรอนิกส์ด้านวิทยาศาสตร์ชีวภาพ
•การจัดหาและการจัดการส่วนประกอบ
