Das Kernproblem: Eine Leiterplatte, zwei unvereinbare Pastenanforderungen
Leistungswandlerplatinen für Industrieanwendungen – Motorantriebe, DC-DC-Module, isolierte Gate-Treiber-Plattformen – kombinieren routinemäßig 3–6 ozKupfermit feinen Teilungsraster-Layouts. Eine einzelne Leiterplatte kann ein BGA-Bauteil mit 0,5‑mm-Raster neben 8‑mm²-Leistungsflächen für ein TO-263- oder D²PAK-Bauteil tragen. Diese beiden Geometrien haben direkt widersprüchliche Anforderungen an das Lotpastenvolumen, und eine Schablone mit einheitlicher Dicke kann nicht beide erfüllen.
Mit einer Standard-Schablone von 150 µm sind die physikalischen Gegebenheiten unerbittlich:
Feinraster-BGA-Padsdie korrekte Pastenhöhe erhalten – jedoch nur, wenn das Öffnungsverhältnis über 0,66 gehalten wird. Bei einem Rastermaß von 0,5 mm bedeutet das häufig, dass sich die Aperturen bereits am Limit befinden.
Leistungspadsauf derselben Schablone sind unterversorgt. Ein 150-µm-Auftrag auf einer 6-mm²-Thermal-Pad-Fläche erzeugt ein unzureichendes Lotvolumen, um den zyklischen thermischen Belastungen eines Wandlers mit einer Gehäusetemperatur von 85 °C standzuhalten.
Überschüssige Paste auf den Power-Pads(durch Öffnen der Schablone zur Anpassung an die Leistungsgeometrie) verursacht während des Reflows Bridging über das BGA-Feld.
Das Ergebnis ist ein Prozess, der entweder für die Logik- oder für die Leistungsdomäne einstellbar ist – aber niemals zuverlässig für beide gleichzeitig.
Step-Stencil-Engineering: Anpassung der Apertur an die Geometrie
Eine Stufen-Schablone löst diesen Konflikt, indem lokale Dickenänderungen in eine einzelne Folie eingearbeitet werden. Die Auslegungslogik folgt zwei Regeln:
Feinrasterbereiche:Öffnungen werden typischerweise auf 80–90 % der Padfläche reduziert, abhängig von Pinabstand des Gehäuses, Pad-Design und Schablonendicke. In abgestuften (dünneren) Bereichen (typischerweise 100–120 µm) werden die Reduzierungen der Öffnungen optimiert, um akzeptable Flächenverhältnisse beizubehalten und die Höhe der Lotpastendepots zu kontrollieren.
Power-Pad-Zonen:Die Öffnungen werden über die gesamte Foliendicke von 150–200 µm zu 100 % offen gehalten, sodass eine vollständige Pastenübertragung auf große Wärmeableitpads ohne Einschränkung durch die Öffnung möglich ist.
In Fine-Pitch-BGA-Bereichen kann die Schablone auf etwa 110 µm abgestuft werden, mit verkleinerten Öffnungen, um kontrollierte Lotpastenmengen zu erzielen, die für Fine-Pitch geeignet sind.Montage. Leistungs-Pad-Zonen behalten die volle Folienstärke von 180–200 µm bei, mit größeren Aperturöffnungen zur Maximierung des Lotvolumens für thermische und mechanische Zuverlässigkeit. Der Höhenunterschied von 70 µm zwischen den beiden Zonen ist genau das, was eine herkömmliche Einstufen-Schablone nicht aufnehmen kann.
Die Verifizierung dieser zweistufigen Deposition erfordert ein Messsystem mit geschlossenem Regelkreis. Unser hochgeschwindigkeitsfähiges 3D-SPI erfasst volumetrische Lotpastendaten an jedem Pad-Typ nach dem Druck, bevor eine Bauteilplatzierung erfolgt. Wenn die gemessene Pastenhöhe oder das -volumen außerhalb der festgelegten Prozesskontrollgrenzen für Leistungs-Pads oder Fine-Pitch-Bauteile liegt, kann das SPI-System einen automatischen Schablonenreinigungszyklus auslösen, bevor die Leiterplatte zur Bestückung weitergeleitet wird. Dies verhindert die größte einzelne Ursache für Lötstellenfehler inSchwermetall-Baugruppen: unterfüllte Thermalpads, die die Reflow-Temperatur erreichen.
Entwurf von thermischen Durchkontaktierungsarrays: Quantifizierung der Verringerung der Sperrschichttemperatur
Thermische Via-Arrays erfüllen eine andere Funktion als elektrische Vias. Ihre Aufgabe besteht darin, einen wärmetechnischen Pfad mit geringem Widerstand von der freiliegenden Anschlussfläche eines Bauteils durch den Leiterplattenaufbau zu einem Kühlkörper oder einer Kupferfläche auf der gegenüberliegenden Seite zu schaffen. Bei Leistungswandler-Platinen, die bei erhöhten Umgebungstemperaturen arbeiten, trägt eine unzureichende Via-Dichte direkt zu vorzeitigem Ausfall von MOSFETs oder Dioden bei.
Auslegungsregeln, die thermische Via-Arrays in IPC-2152-konformen Layouts bestimmen:
Bohrerdurchmesser:0,25–0,35 mm ist der effektive Bereich. Unterhalb von 0,25 mm sind die Kapillarkräfte während des Via-Füllprozesses unzureichend, um eine gleichmäßige Füllung zu erreichen. Oberhalb von 0,35 mm wirkt das Via während des Reflows als Lotdieb und zieht Lotpaste von der Thermalpadfläche ab.
Über Füllstrategie:Leitfähige oder nicht leitfähige Epoxidfüllung, gefolgt von einer Kupfer-Deckplattierung, erzeugt eine plane Oberfläche, die für die Montage von Bauteilen mit Via-in-Pad geeignet ist. Nicht gefüllte Vias sind nur zulässig, wenn das Via-Feld außerhalb der Bauteilpad-Grenze liegt.
Über Dichte und thermische Auswirkungen:Die auf IPC-2152 basierende thermische Modellierung zeigt, dass eine Erhöhung der Anzahl thermischer Vias den thermischen Widerstand im Allgemeinen reduziert, wobei die genaue Verbesserung jedoch von Leiterplattendicke, Kupferstärke, Viageometrie und Kühlbedingungen abhängt. Der Nutzen nimmt allmählich ab, wenn die Viadichte steigt. Bei geringeren Viadichten stellen thermische Via-Arrays in erster Linie einen grundlegenden Wärmeübertragungspfad bereit. Mit zunehmender Viadichte werden messbare Reduktionen der Sperrschichttemperatur wahrscheinlicher, abhängig von der Verlustleistung und dem Aufbau der Leiterplatte. Eine Erhöhung der Viadichte auf etwa 8–10 Vias/cm² kann in vielen Designs mit 3–4 oz Kupfer eine spürbare thermische Verbesserung bewirken, obwohl die tatsächliche Temperaturreduzierung von der Verlustleistung der Bauteile, dem Luftstrom und der Leiterplattenstruktur abhängt. Für Hochleistungsdesigns mit 5–6 oz Kupfer können Viadichten im Bereich von 12–16 Vias/cm² erhebliche thermische Vorteile bieten. In einigen Anwendungen wurden zweistellige Reduktionen der Sperrschichttemperatur beobachtet, bevor der Effekt abnehmender Erträge signifikant wird. Über 16 Vias/cm² hinaus liefern zusätzliche Vias nur noch abnehmende thermische Verbesserungen, während sie gleichzeitig beginnen, die mechanische Integrität des Pad-Bereichs zu beeinträchtigen.
In einer dokumentierten Leistungsmodul-Montage bei PCBCart – einem dreiphasigen Gatetreiber für einen industriellen Servoantrieb – verringerte eine Erhöhung der thermischen Via-Dichte von 6 Vias/cm² auf 14 Vias/cm² innerhalb eines 120 mm² großen freiliegenden Pads den gemessenen Anstieg der Sperrschichttemperatur bei Nennlast um 18 °C, von 94 °C Tj auf 76 °C Tj, unter einer Umgebungstemperatur von 70 °C.
Selektives Löten von THT-Leistungspassiven in Stickstoffatmosphäre
Industrielle Stromwandler verwenden Durchsteck-Induktivitäten und -Transformatoren gerade deshalb, weil die für Hochstrom- und Hochinduktivitätsbauteile erforderliche Geometrie und Drahtstärken in SMD-Bauform nicht realisierbar sind. Diese Komponenten sitzen auf großen Kupferflächen – oft mit Leistungsebenen auf mehreren Lagen verbunden – und diese thermische Masse stellt eine Löt-Herausforderung dar, die mit Reflow nicht zu bewältigen ist.
Der primäre Ausfallmechanismus beim THT-Löten von leistungspassiven Bauteilen ist eine unvollständige Lochfüllung, die durch Kupferoxidation verursacht wird. Auf einer 6-oz-Leiterplatte ist die Kupfermanteloberfläche innerhalb einer Durchkontaktierung (PTH) beträchtlich. Oxidiertes Kupfer erhöht den Benetzungswiderstand drastisch: Oxidierte Kupferoberflächen weisen deutlich höhere Kontaktwinkel und ein schlechteres Benetzungsverhalten auf als ordnungsgemäß geschützte Kupferoberflächen, die in einer sauerstoffarmen Stickstoffatmosphäre gelötet werden. Dies führt zu reduziertem Lotfluss und schlechterer Lochfüllung. Der Unterschied von 27° im Kontaktwinkel entspricht einer messbaren Verringerung der Steighöhe des Lots innerhalb des Mantels – was direkt zu unzureichender Lochfüllung führt.
Unsere selektive Wellenlötanlage ZSWHPS-11-2 löst dieses Problem mit einem geschlossenen Stickstoffvorhang um die Lötdüse. Betriebsparameter für THT-Baugruppen mit starkem Kupferanteil:
N₂-Durchflussrate:80–120 L/min an der Düsenhaube, wobei die O₂-Konzentration in der aktiven Lötzone unter 500 ppm gehalten wird
Löttemperatur:265°C ±3°C für Sn-Ag-Cu auf 5–6 oz Cu-Leiterplatten (erhöht von standardmäßigen 255°C, um die Wärmeaufnahme auszugleichen)
Verweilzeit pro Gelenk:4,5–6,0 Sekunden für mehrlagige Leiterplatten mit internen Kupferebenen
Selektives Wellenlöten statt Vollplattenwellenlöten verhindert thermischen Schock an benachbarten SMT-Bauteilen, die bereits im Reflow-Verfahren gelötet wurden und nicht für die beim Wellenlöten auftretenden Temperaturen ausgelegt sind.
Röntgenprüfung: Über Füllgrad und BGA-Hohlraumakzeptanz
Zwei Fehlerkategorien in Hochkupfer-Leistungswandlerbaugruppen sind für die optische Inspektion unsichtbar und erfordern Röntgenanalysen als primäre Nachweismethode.
Thermische Via-Füllrate:Eine unzureichende Epoxidfüllung in einer Via hinterlässt einen inneren Hohlraum, der die Wärmeleitfähigkeit drastisch verringert – eine hohle Via trägt unabhängig von ihrer Position innerhalb der Pad nur vernachlässigbar zur Wärmeübertragung bei. Viele Hersteller geben für thermisch kritische Viastrukturen je nach Zuverlässigkeitszielen und Kundenanforderungen minimale Via-Füllgrade von etwa 75 % oder mehr der Querschnittsfläche vor. Unser automatisiertes Röntgensystem führt eine statistische Stichprobenprüfung der Via-Arrays pro Leiterplatte durch und markiert jedes Via-Feld, bei dem mehr als 5 % der geprüften Vias unter den Schwellenwert von 75 % fallen.
BGA-Hohlraumerkennung:Für hochzuverlässige Leistungsmodul-Baugruppen setzen Hersteller bei BGA-Lötverbindungen häufig konservative interne Hohlraumbildungs‑Kriterien ein und zielen dabei oft auf geringere Porenanteile ab, als sie durch Kundenspezifikationen oder branchenübliche Richtlinien maximal zugelassen wären. In vergleichenden Prozessdaten eines 256-Ball-BGAs auf einer 4-oz-Leistungswandlerplatine zeigte die Röntgenanalyse die Erkennungslücke zwischen optischen und Röntgenverfahren besonders deutlich. Die Röntgeninspektion wies eine deutlich höhere Detektionsfähigkeit als AOI für verdeckte Defekte wie BGA-Hohlräume und unzureichend gefüllte thermische Vias auf und identifizierte Fehlerzustände, die optisch typischerweise schwer oder gar nicht erkennbar sind – keiner der beiden Defekttypen war für die AOI überhaupt sichtbar. Lötbrücken unter QFN-Bauteilen zeigten eine Röntgen-Erkennungsrate von 94 % gegenüber 31 % bei AOI, während kalte Lötstellen auf Leistungspads mit 87 % im Röntgenverfahren gegenüber 22 % optisch erfasst wurden. Das Muster ist eindeutig: Die Defekte mit den gravierendsten Feldausfallfolgen in Leistungswandlerbaugruppen sind genau diejenigen, die mit optischer Inspektion nicht sichtbar sind.
Entwickeln Ihrer Hochkupfer-Baugruppe für einen erfolgreichen Erstdurchlauf
Schwere Kupfer-PCBA ist kein standardmäßiger SMT-Prozess mit dickerem Kupfer – sie ist eine eigenständige Fertigungsdisziplin, die abgestimmte Entscheidungen in Bezug auf Schablonendesign, Via-Architektur, selektive Lötatmosphäre und Inspektionsmethodik erfordert. Fehler in einem dieser Bereiche wirken sich auf die anderen aus.
Unsere nach IATF 16949 zertifizierten Prozesskontrollen, die Step-Stencil-Fähigkeit, die geschlossene 3D-SPI-Pastenverifikation, das N₂-Selektivwellenlöten und die 100%ige Röntgeninspektion für Leistungsmodule sind als ein System ausgelegt, nicht als unabhängige Stationen.
Bereit, das Design Ihres Stromwandlers vor dem ersten Muster zu validieren?
Fordern Sie eine Überprüfung des Reflow-Profils an– Reichen Sie Ihren Leiterplattenaufbau und die thermischen Spezifikationen der Komponenten ein, um von unserem Prozesstechnik-Team eine kostenlose thermische Simulation und Bewertung des Pastenvolumens zu erhalten.
Kontaktieren Sie das PCBCart‑Engineering →
Hilfreiche Ressourcen
•Wie beeinflusst das Kupfergewicht die Lötbarkeit in schweren Kupfer-PCBA-Projekten?
•Schwerkupfer-Leiterplattenbestückung: Bewältigung kritischer Fertigungsherausforderungen
•Was sind Step-Schablonen?
•PCB-Herstellungsprozess – Eine Schritt-für-Schritt-Anleitung
•Bestückungsprozess für Leiterplatten (PCBA)
