บอร์ดทดสอบเซมิคอนดักเตอร์ — โหลดบอร์ด การ์ดโพรบ และแผงวงจรอินเทอร์เฟซ burn-in/ATE— บรรจุคลาสของคอมโพเนนต์ที่มีความเปราะบางต่อการคายประจุไฟฟ้าสถิตอย่างไม่สมส่วน เครือข่ายตัวต้านทานความแม่นยำที่ใช้เพื่อความเที่ยงตรงในการปรับเทียบ วงจร IC สำหรับปรับสภาพสัญญาณความเร็วสูง และอุปกรณ์อนาล็อกส่วนหน้าที่มีสัญญาณรบกวนต่ำ มักมีระดับความไวต่อ ESD ต่ำกว่าค่าที่โดยทั่วไปใช้เป็นสมมติฐานกับแผงวงจรอิเล็กทรอนิกส์อุตสาหกรรมมาตรฐานอย่างมาก การคายประจุเพียงครั้งเดียวที่ไม่ถูกควบคุมระหว่างการจัดการ การวางชิ้นส่วน หรือการตรวจสอบหลังการรีโฟลว์ สามารถทำให้สมรรถนะเชิงพารามิเตอร์ของอุปกรณ์เสื่อมลงได้โดยไม่ทำให้เกิดความล้มเหลวแบบชัดเจน — เป็นความบกพร่องแฝงที่จะแสดงอาการก็ต่อเมื่อบอร์ดถูกนำไปใช้งานในเซลล์ทดสอบ ซึ่งมีค่าใช้จ่ายในการวินิจฉัยสูงกว่ามากเมื่อเทียบกับในขั้นตอนการประกอบ
สำหรับผู้ให้บริการ EMS แบบ HMLV (high-mix, low-volume) ที่ผลิตบอร์ด ATE และบอร์ดอินเทอร์เฟซสำหรับการทดสอบเซมิคอนดักเตอร์ การควบคุม ESD ไม่ใช่จุดตรวจสอบเพียงจุดเดียว แต่เป็นห่วงโซ่การควบคุมที่ต้องคงอยู่ตั้งแต่การรับวัสดุขาเข้าไปจนถึงการบรรจุหีบห่อขั้นสุดท้าย ด้านล่างนี้คือโครงสร้างของห่วงโซ่นั้น และตำแหน่งที่ตั้งของจุดควบคุมต่าง ๆ
ทำไมชิ้นส่วนบนบอร์ดทดสอบจึงมีความเสี่ยงต่อไฟฟ้าสถิต (ESD) สูง
ลักษณะของส่วนประกอบสองประการบนบอร์ดทดสอบเซมิคอนดักเตอร์เพิ่มการเผชิญกับ ESD เมื่อเทียบกับชุดประกอบอุตสาหกรรมทั่วไป:
เครือข่ายตัวต้านทานความแม่นยำสูงอาร์เรย์ตัวต้านทานชนิดฟิล์มบางและแบบจับคู่ที่ใช้สำหรับการสอบเทียบและความแม่นยำอ้างอิงมีความไวต่อการลอยค่าเนื่องจากประจุไฟฟ้า แตกต่างจากความล้มเหลวของ ESD แบบรุนแรง ความเสียหายประเภทการลอยค่าอาจทำให้เครือข่ายตัวต้านทานยังคงทำงานได้แต่ค่าเกินกว่าค่าความคลาดเคลื่อนที่กำหนด ซึ่งตรวจจับได้ยากหากไม่ทำการทดสอบพารามิเตอร์ทั้งหมดใหม่อีกครั้ง
อุปกรณ์สัญญาณความเร็วสูงและสัญญาณรบกวนต่ำส่วนประกอบที่จัดการเส้นทางสัญญาณดิจิความเร็วสูงหรือสัญญาณแอนะล็อกความแม่นยำสูง — เช่น คอมพาเรเตอร์ แอมป์เชิงปริมาณความเที่ยงตรงสูง และ IC ปรับแต่งสัญญาณ — มักจะมีการจัดระดับความไวต่อ HBM (Human Body Model) ที่อยู่ในช่วงค่าต่ำของหมวดหมู่ JEDEC JS-001 ซึ่งหมายความว่าการหยิบจับใช้งานตามปกติโดยไม่มีการควบคุมสามารถก่อให้เกิดความเสี่ยงได้จริง
เนื่องจากโหมดความล้มเหลวเหล่านี้เป็นแบบแฝงและไม่สามารถสังเกตได้ในทันที การควบคุม ESD ในโปรแกรมบอร์ดทดสอบจึงต้องถูกมองว่าเป็นระเบียบวินัยเชิงป้องกัน มากกว่าจะเป็นสิ่งที่สามารถแก้ไขได้ผ่านการทดสอบหลังการประกอบเพียงอย่างเดียว
มาตรการควบคุมเวิร์กสเตชันและกระบวนการ
การประกอบบอร์ดทดสอบที่ไวต่อ ESD ดำเนินการภายใต้การควบคุมด้านกายภาพและขั้นตอนปฏิบัติหลายชั้นในระดับสถานีงานประกอบ:
การต่อลงดินและการควบคุมบุคลากร
สายรัดข้อมือแบบตรวจสอบต่อเนื่องที่สถานีการวางชิ้นงานด้วยมือ การแก้ไขงาน และการตรวจสอบ โดยมีการตรวจสอบการต่อลงดินเมื่อเริ่มกะทำงาน
พื้น ESD และพื้นผิวงานแบบระบายประจุเชื่อมต่อเข้ากับจุดอ้างอิงกราวด์ร่วมเดียวกัน เพื่อหลีกเลี่ยงจุดกราวด์ที่แยกเดี่ยวซึ่งอาจทำให้เกิดความต่างศักย์ระหว่างสถานีที่อยู่ติดกัน
เสื้อผ้าที่ป้องกันไฟฟ้าสถิต (สายรัดส้นรองเท้าหรือเสื้อคลุม) สำหรับผู้ปฏิบัติงานที่จัดการบอร์ดนอกสถานีงานแบบติดตั้งถาวรที่มีการตรวจสอบสายรัดข้อมือ เช่น ระหว่างการเคลื่อนย้ายระหว่างขั้นตอนของกระบวนการ
การควบคุมในระดับอุปกรณ์
การตรวจสอบการอ้างอิงกราวด์ที่สถานีเครื่องพิมพ์/จ่ายเจ็ต MYCRONIC และที่จุดวางชิ้นส่วนแบบแมนนวลและกึ่งอัตโนมัติซึ่งมีการจัดการชิ้นส่วนโดยตรง
การทำไอออไนซ์ในขั้นตอนที่มีวัสดุบรรจุภัณฑ์หรือถาดที่ไม่เป็นสื่อนำไฟฟ้าอยู่ เนื่องจากประจุไฟฟ้าสถิตบนพื้นผิวฉนวนไม่สามารถระบายออกได้ด้วยการต่อลงดินเพียงอย่างเดียว
ระเบียบวิธีการจัดการที่มีการควบคุมระหว่างการตรวจสอบ 3D SPI และ 3D AOIขั้นตอนต่าง ๆ ที่มีการปรับตำแหน่งบอร์ดบ่อยครั้งเพื่อให้ได้มุมกล้องที่ต้องการหรือเพื่อการตรวจสอบด้วยตนเอง ซึ่งเป็นจุดที่ระเบียบวินัยในการจัดการที่ไม่สม่ำเสมอมักก่อให้เกิดความเสี่ยง หากไม่มีการบังคับใช้ตามกระบวนการอย่างเคร่งครัด
บรรจุภัณฑ์และการขนส่ง
ถุงป้องกันไฟฟ้าสถิตแบบ ESD (โดยทั่วไปเป็นถุง ESD แบบโลหะด้านนอกหรือถุงป้องกันความชื้นสำหรับอุปกรณ์ที่ไวต่อความชื้น) สำหรับการขนส่งในระดับแผงวงจรและระดับชิ้นส่วนระหว่างขั้นตอนกระบวนการและก่อนการจัดส่งออก
ลังนำไฟฟ้าหรือระบายประจุสำหรับการเคลื่อนย้ายภายในสถานที่ แทนที่ภาชนะเอนกประสงค์แบบทั่วไปที่ไม่มีการรับรอง
สารดูดความชื้นและบัตรแสดงระดับความชื้นใช้ในกรณีที่มีชิ้นส่วนซึ่งจัดอยู่ในทั้งสองประเภท คือไวต่อไฟฟ้าสถิต (ESD) และไวต่อความชื้น เนื่องจากความสมบูรณ์ของบรรจุภัณฑ์ส่งผลต่อความเสี่ยงทั้งสองประเภทพร้อมกัน
การควบคุมวัสดุขาเข้า: การแยกล็อตที่ไวต่อ ESD ที่ IQC
การควบคุม ESD บนแผงวงจรที่เสร็จสมบูรณ์จะมีความน่าเชื่อถือได้เพียงเท่ากับวินัยในการจัดการที่ใช้กับชิ้นส่วนที่รับเข้าเท่านั้น ที่ IQC (การตรวจสอบคุณภาพขาเข้า) วัสดุที่ไวต่อ ESD จะถูกแยกออกจากสต็อกทั่วไปผ่านทาง:
ตำแหน่งจัดเก็บแบบแยกส่วนสำหรับชิ้นส่วนที่มีเครื่องหมายระบุว่ามีความไวต่อไฟฟ้าสถิต (ESD) ให้เก็บไว้ในบรรจุภัณฑ์ป้องกันไฟฟ้าสถิตของผู้ผลิตเดิมจนกว่าจะถึงขั้นตอนการจัดชุด แทนที่จะนำไปบรรจุใหม่ในภาชนะเอนกประสงค์ทั่วไป
การระบุระดับล็อตเมื่อรับเข้า ให้ติดแท็กล็อตที่ไวต่อ ESD เพื่อให้การจัดชุดและการวางชิ้นส่วนในขั้นตอนถัดไปสามารถกระตุ้นให้มีการใช้โปรโตคอลการจัดการที่ถูกต้องโดยอัตโนมัติ แทนที่จะต้องพึ่งพาดุลยพินิจของผู้ปฏิบัติงานในทุกครั้งที่มีการถ่ายโอน
จำกัดการเข้าถึงสต็อกที่เปิดถุงแล้วเนื่องจากเมื่อบรรจุภัณฑ์ดั้งเดิมของชิ้นส่วนที่ไวต่อไฟฟ้าสถิต (ESD) ถูกเปิดออก ความเสี่ยงจากการสัมผัสจะเริ่มสะสมขึ้นในทุก ๆ เหตุการณ์การหยิบจับครั้งถัดไป — การจำกัดจำนวนครั้งที่ล็อตถูกเปิดและปิดผนึกใหม่จะช่วยลดความเสี่ยงสะสมลง
การแยกส่วนแบบนี้มีความสำคัญมากที่สุดในโปรแกรม HMLV ซึ่งโรงงานเดียวอาจกำลังรันล็อตบอร์ดทดสอบเซมิคอนดักเตอร์ที่ไวต่อ ESD ควบคู่ไปกับงานประกอบแผงวงจรอิเล็กทรอนิกส์อุตสาหกรรมทั่วไป (PCBA) ในกะเดียวกัน โดยขั้นตอนการแยกจะช่วยป้องกันการปนเปื้อนข้ามกันของระเบียบวินัยในการจัดการระหว่างโปรแกรมที่มีระดับความเสี่ยงแตกต่างกัน
การติดตามย้อนกลับในระบบ MES สำหรับการจัดการวัสดุที่ไวต่อไฟฟ้าสถิต (ESD)
การบันทึกประวัติการจัดการสำหรับวัสดุที่ไวต่อไฟฟ้าสถิต (ESD) จะถูกบันทึกผ่านแพลตฟอร์ม MES อัจฉริยะโดยใช้การตรวจสอบย้อนกลับในระดับ UID และการมาร์กด้วยเลเซอร์เพื่อเชื่อมโยงบอร์ดหรือแผงวงจรแต่ละชิ้นกับประวัติการผลิตของมัน แทนที่จะพึ่งพาเพียงเอกสารเดินงานในระดับล็อต สำหรับงานประกอบที่ไวต่อไฟฟ้าสถิต (ESD) ชั้นของการตรวจสอบย้อนกลับนี้มักจะบันทึกข้อมูลดังต่อไปนี้:
สถานีงานและผู้ปฏิบัติงานคนใดที่จัดการแผงวงจรในแต่ละขั้นตอนของกระบวนการ โดยเชื่อมโยงกับบันทึกการตรวจสอบสายรัดข้อมือและการต่อลงดินในกรณีที่มีการผสานรวม
การเคลื่อนไหวที่ระบุเวลาอย่างชัดเจนระหว่างโซนที่ควบคุม ESD เพื่อสนับสนุนการสืบสวนหาสาเหตุรากเหง้า หากภายหลังพบว่าความล้มเหลวของพารามิเตอร์เชื่อมโยงกับช่วงเวลาการจัดการเฉพาะ
การเชื่อมโยงล็อตของคอมโพเนนต์ในระดับ UID เพื่อให้หากล็อตที่รับเข้ามาภายหลังถูกตั้งค่าสถานะ (เช่น ภายหลังการแจ้งเตือนจากซัพพลายเออร์) สามารถระบุบอร์ดที่ได้รับผลกระทบได้โดยไม่ต้องเรียกคืนทั้งล็อต
ระดับของการตรวจสอบย้อนกลับในลักษณะนี้มีความสำคัญเป็นพิเศษสำหรับลูกค้าที่ใช้บอร์ดทดสอบเซมิคอนดักเตอร์ เนื่องจากบอร์ดที่มีการลื่นไหลของพารามิเตอร์จาก ESD แฝงอยู่ (latent ESD-induced parametric drift) อาจไม่แสดงอาการเสียจนกว่าจะถูกนำไปติดตั้งรวมในเซลล์ทดสอบแล้ว ซึ่งในจุดนั้น ประวัติในระดับ UID คือสิ่งที่ช่วยให้สามารถสืบย้อนความล้มเหลวกลับไปยังขั้นตอนของกระบวนการได้ แทนที่จะมองว่าเป็นการเสียหายภาคสนามที่ไม่ทราบสาเหตุ
การวางแผนโปรแกรมบอร์ดทดสอบอุปกรณ์ที่มีความไวสูง
แผงทดสอบเซมิคอนดักเตอร์ที่บรรจุเครือข่ายตัวต้านทานความแม่นยำ อุปกรณ์สัญญาณความเร็วสูง หรือชิ้นส่วนอื่น ๆ ที่ไวต่อ HBM จะได้รับประโยชน์จากระเบียบวิธีการควบคุม ESD ที่กำหนดขอบเขตให้สอดคล้องกับการจัดประเภทอุปกรณ์เฉพาะในรายการ BOM แทนการใช้เป็นรายการตรวจสอบทั่วไป หากคุณกำลังวางแผนสร้างระบบ ATE หรือแผงอินเทอร์เฟซทดสอบเซมิคอนดักเตอร์ที่มีชิ้นส่วนไวต่อ ESDส่งรายละเอียดโครงการของคุณเพื่อการประเมินด้านการผลิตและทีมวิศวกรของเราจะตรวจสอบข้อกำหนดด้านการจัดการและการตรวจสอบย้อนกลับที่เฉพาะเจาะจงสำหรับชุดชิ้นส่วนของคุณก่อนการเสนอราคา
แหล่งข้อมูลที่เป็นประโยชน์
•โปรโตคอลการตรวจสอบด้วยเอกซเรย์มุมเอียงสำหรับบอร์ดอินเทอร์เฟซ ATE แบบหลายชั้นที่ใช้ BGA
•เหตุใดการปรับเทียบและการทดสอบจึงมีความสำคัญต่อโมดูลเซนเซอร์และ MEMS
•โปรโตคอลการควบคุม ESD ในการประกอบ PCBA สำหรับบอร์ดเซ็นเซอร์ทางการแพทย์ที่มีความไวสูง
•มาตรการที่ใช้กันอย่างแพร่หลายในการควบคุมความเสียหายจากไฟฟ้าสถิต (ESD) ในเวิร์กช็อปการประกอบ SMT
