Automatisierte Testgeräte-Platinen (ATE-Platinen) stellen für die Neueinführung von Produkten (NPI) in der Halbleiterfertigung mit geringen Stückzahlen und hoher Variantenvielfalt ein eigenes Anforderungsspektrum dar. Load Boards, Device Interface Boards (DIB), Probe Interface Boards und Burn-in-Boards durchlaufen nur selten einen einzigen linearen Qualifikationspfad. Designüberarbeitungen werden durch Device-Tape-out-Zeitpläne vorgegeben, Sockel-Footprints ändern sich zwischen den Zyklen von Entwicklungsmustern, und die Produktionsmengen bleiben gering, selbst wenn eine Platine formell qualifiziert wurde. Für einHMLV (High-Mix, Low-Volume) PCBA-FertigungspartnerDies stellt eine besondere Anforderung an den NPI-Prozess selbst: Er muss auf Iteration und vollständige Rückverfolgbarkeit ausgerichtet sein, anstatt darauf, ein einzelnes Design auf eine hochvolumige, stabile Serienproduktion hochzufahren.
Dieser Artikel stellt einen stufenweise freigegebenen NPI-Prozess für die ATE-Board-Fertigung vor und behandelt, wie Prüfdaten die Prozesstoleranzen schrittweise verschärfen, wie die Rüsteffizienz die NPI‑Durchlaufzeit in einer High-Mix-Produktionsumgebung bestimmt und wie Ausbeute- und Koplanaritätsdaten aus dem Qualifikationslauf als methodische Freigabeschranke für den Produktionsstart fungieren.
Warum weicht das ATE-Board-NPI von einem standardmäßigen PCBA-Framework ab?
Konventionelle NPI-Modelle für PCBA gehen im Allgemeinen davon aus, dass ein Design schließlich in die Serienproduktion übergeht, wodurch sich die Kosten für Inspektionen in frühen Phasen über eine längere Produktionsserie amortisieren lassen. Die Herstellung von ATE-Leiterplatten weicht in zweierlei struktureller Hinsicht von dieser Annahme ab:
Das Produktionsvolumen bleibt konstant.Ein für ein bestimmtes Gerätegehäuse entwickelter DIB erfordert über seine gesamte Produktionsdauer möglicherweise nur einige Dutzend bis wenige Hundert Einheiten. Da es keine nachfolgende Phase mit hohen Stückzahlen gibt, gegen die sich mitteln ließe, muss die Prozessfähigkeit bereits bei geringen Stückzahlen etabliert und nachgewiesen werden.
Anforderungen an mechanische Toleranzen werden frühzeitig festgelegt.Koplanarität, Sockelsitzkraft und die Ausrichtung von BGA-/Pogo-Pin-Pads – Parameter, die auf einer allgemeinen Industrieplatine nur nachrangige Überlegungen wären – stellen auf einer ATE-Platine funktionale Anforderungen dar, da sie direkt die Kontaktintegrität des Bauteils und den nachgelagerten Testertrag in der Testzelle des Kunden bestimmen.
Diese Unterscheidung definiert den Zweck der Prototypphase neu. Anstatt ausschließlich zur Validierung des Designs zu dienen, legt sie das Prozessfenster fest, das der anschließende Qualifikationslauf einhalten muss.
Phase 1: Prototypenbau
Ziel:Bestätigen Sie die Montagemachbarkeit und identifizieren SieDesign-for-Manufacturing-(DFM)-Risikenbevor man sich auf Produktionsvorrichtungen festlegt.
Prototypenfertigungen umfassen typischerweise geringe Stückzahlen – von einstelligen bis zu niedrigen zweistelligen Mengen – wobei der Schwerpunkt eher auf der Identifizierung mechanischer und prozesstechnischer Risiken als auf der Etablierung einer statistischen Prozesskontrolle liegt.
Zentrale Aktivitäten in dieser Phase umfassen:
Überprüfung der Lotpastendeposition.Bei Leiterplatten, die Fine-Pitch-BGAs mit Steckverbindern gröberer Teilung kombinieren, ermöglicht das Jet-Printing/-Dispensing von MYCRONIC die Anpassung des Lotpastenvolumens über eine einzelne Leiterplatte hinweg und vermeidet so die Vorlaufzeit für spezielle Schablonen in dieser frühen Phase.
3D-Erstmuster-SPI.Die Höhe und das Volumen der Lotpaste werden Pad für Pad mit der Nennspezifikation verglichen, hauptsächlich um Abweichungen im Druckprozess – wie Bridging-Risiko oder unzureichendes Volumen bei großen BGA-Kugeln – vor dem Reflow zu erkennen.
3D-AOI nach dem Reflow.Bauteilplatzierung, Polarität und Lötstellengeometrie werden bei 100 % der Prototyp-Einheiten geprüft, da die Stichprobengrößen in dieser Phase nicht ausreichen, um eine stichprobenbasierte Prüfung zu rechtfertigen.
Offline-Röntgeninspektion an BGA-/QFN-Positionen.Die Lunkerbildung wird an allen Ball-Grid-Array- und leiterlosen Gehäusestandorten bewertet. Dies hat eine erhöhte Bedeutung für ATE-Platinen, da Lunker unter sockelmontierten BGAs mit den mechanischen Aufsitzspannungen in einer Weise wechselwirken können, die allein durch äußere Inspektion nicht erkennbar ist.
Verzugskontrolle mit Vorrichtungen aus Kunststein.Die Leiterplatten werden auf Referenzvorrichtungen aus Kunststein positioniert, um die Ebenheit zu beurteilen – ein Parameter von überproportionaler Bedeutung für Leiterplatten, die anschließend mit einem Präzisions-Testsockel oder einer Pogo-Pin-Schnittstelle verbunden werden.
Die Ergebnisse aus dieser Phase fließen typischerweise in das Schablonendesign, die Pastenprofil-Parameter oder Entscheidungen zur Bauteilplatzierung ein, anstatt in die endgültigen Prozesseinstellungen.
Phase 2: Technischer Aufbau (Pilotlauf)
Ziel:Sperren Sie das Prozessfenster auf Basis von Daten aus der Prototypenphase und beginnen Sie, die Prüftoleranzen in Richtung der Abnahmekriterien des Qualifikationslaufs zu verengen.
Der Engineering-Build nimmt den Zeitraum zwischen Prototyp und Qualifikation ein und wird in Losgrößen durchgeführt, die ausreichen, um die Wiederholbarkeit des Prozesses zu beobachten, anstatt nur eines einzelnen Erstmusters. In dieser Phase werden die Toleranzbänder schrittweise verengt:
Die SPI-Akzeptanzfenster werden enger gefasst.Die Toleranzen für das Pastenvolumen, die in der Prototypenphase bewusst weit gefasst wurden, um den gesamten Prozessbereich zu charakterisieren, werden in Richtung des Zielbereichs eingeengt, sobald Daten aus der Pilotphase zeigen, wo der Prozess zentriert ist.
AOI-Fehlerbibliotheken werden verfeinert.Während des Prototypenaufbaus identifizierte Fehlalarmmuster informieren Anpassungen der AOI-Algorithmus-Schwellenwerte, die speziell auf die Bauteilmischung der Leiterplatte abgestimmt sind, und verringern so das Inspektionsrauschen vor der Go/No-Go-Entscheidung des Qualifikationslaufs.
Die Parameter für das Selektivlöten sind festgelegt.Für Leiterplatten mit Durchsteckverbindern in unmittelbarer Nähe zu dichten SMT-Bereichen – wie sie häufig bei DIB- und Prüf-Schnittstellenplatinen vorkommen – wird das selektive Wellenlötsystem ZSWHPS-11-2 unter Stickstoffschutz eingesetzt, um Vorheiz- und Verweilparameter zu finalisieren, ohne benachbarte Fine-Pitch-SMT-Bauteile thermischen Risiken auszusetzen.
Abschluss des Reflow-Profils auf dem JTR-1200D-N.Profile werden auf der Grundlage von Thermoelementdaten gesperrt, die von Pilotgeräten erfasst werden und die thermische Masseneigenschaft von ATE-Platinen berücksichtigen, die häufig schwerere Steckverbinder und gekühlte Komponenten tragen als eine typische Steuerplatine.
Jede Einheit bleibt individuell nachverfolgbar durchIntelligentes MESmit Rückverfolgbarkeit auf UID-Ebene und Laserbeschriftung, sodass jedes nachgelagerte Problem, das an der Testzelle des Kunden festgestellt wird, bis zu seiner spezifischen Lot-Nummer der Paste, dem Reflow-Zyklus und dem Prüfprotokoll zurückverfolgt werden kann – eine Anforderung von besonderer Bedeutung für ATE-Leiterplatten, angesichts des direkten Zusammenhangs zwischen Montagevariationen und der Integrität von Messergebnissen.
Stufe 3: Qualifikationslauf – Ausbeute und Koplanarität als Produktionsfreigabe
Ziel:Weisen Sie nach, dass der gesperrte Prozess bei einer Batch-Größe, die für eine statistisch aussagekräftige Auswertung ausreicht, konsistent arbeitet, anstatt sich auf vereinzelte Ergebnisse zu stützen.
Der Qualifizierungslauf markiert den Übergang von der Bestätigung, dass ein Build erfolgreich war, zur Bestätigung, dass ein Prozess wiederholbar ist. Zwei Datensätze sind methodisch zentral für diese Bestimmung:
Erstausbeute über die Qualifikationscharge hinwegwird sowohl in den SPI- als auch in den AOI-Phasen nach dem Reflow verfolgt. Anstatt nur ein einzelnes Bestehen/Nichtbestehen-Ergebnis zu bewerten, beurteilt der Qualifikationslauf die Stabilität über die gesamte Charge hinweg – eine gleichbleibende Zentrierung innerhalb der Toleranzbänder, nicht nur die Konformität einzelner Einheiten.
Koplanaritätsdaten über die gesamte Charge, bezogen auf die synthetische Steinvorrichtungs-Basislinie, die während der Prototypenphase etabliert wurde. Bei sockelmontierten oder über Pogo-Pins angebundenen Leiterplatten dient die Ebenheitskonsistenz über die gesamte Qualifikationscharge hinweg als ein führender Indikator für den Testdurchsatz auf Feldebene an der ATE-Zelle des Kunden, da sie sich direkt auf die Kontaktzuverlässigkeit auswirkt.
Erst wenn diese Datensätze bestätigen, dass der Prozess innerhalb der enger gefassten Toleranzbänder der Stufe 2 stabil ist, wird das Design in den Produktionsfreigabestatus überführt. Dies stellt einen methodischen Standard und keinen festen numerischen Richtwert dar – spezifische Akzeptanzschwellen werden programmbezogen festgelegt, basierend auf den funktionalen Anforderungen der Leiterplatte und den eigenen Testausbeutezielen des Kunden.
Rüstwechsel-Effizienz und ihre Auswirkung auf die NPI-Durchlaufzeit
In einer HMLV-Produktionsumgebung erfolgt die NPI von ATE-Platinen nur selten isoliert. Eine bestimmte Linie kann gleichzeitig einen Qualifikationslauf für ein Programm und einen Prototypenlauf für ein anderes durchführen. Die Umrüst-Effizienz zwischen diesen Aufträgen bestimmt maßgeblich, wie schnell ein NPI-Programm seine einzelnen Phasen durchlaufen kann:
Der MYCRONIC-Jetdruck beseitigt schablonenbedingte Umrüstverzögerungenzwischen Prototyp-Iterationen, da die Pastenauftragsparameter neu programmiert werden können, anstatt für jede Designüberarbeitung neue Werkzeuge zu benötigen.
MES-gesteuerte Programmrückverfolgungan AOI/SPI- und Reflow-Ausrüstung verkürzt die Rüstzeit, wenn eine Linie zwischen einem NPI-Bau und nicht zusammenhängenden Produktionsaufträgen wechselt, da Inspektionsalgorithmen und Temperaturprofile über die Programm-ID abgerufen statt manuell erneut eingegeben werden.
Armaturenkontinuität über alle Phasen hinweg.Die Beibehaltung derselben Familie von synthetischen Steinspannvorrichtungen vom Prototyp bis zur Qualifizierung – anstatt den Spannvorrichtungstyp zwischen den Phasen zu wechseln – erhält die Ausgangskonsistenz der Koplanarität und vermeidet erneute Charakterisierungszeiten.
Wenn die Effizienz beim Umrüsten unzureichend ist, äußern sich die daraus resultierenden Kosten typischerweise als verstrichene Kalenderzeit zwischen den NPI‑Phasen statt als Stückkosten – eine Folge von besonderer Bedeutung für ATE‑Board‑Programme, bei denen der Zeitraum zwischen dem Tape‑out des Bausteins und der Testbereitschaft häufig nur einen geringen Zeitpuffer im Terminplan lässt.
NPI Stage-Gate-Checkliste
PrototypenbauMachbarkeit durch 100 % AOI-/Röntgeninspektion bestätigt; DFM-Probleme dokumentiert; Verzug-Basislinie auf Kunststeinvorrichtungen etabliert.
Engineering-Build:SPI/AOI-Toleranzfenster anhand von Daten aus der Prototypenphase enger gefasst; Selektivlöt- und Reflow-Parameter festgelegt; UID-basierte Rückverfolgbarkeit auf Einzelebene für jede Einheit aktiviert.
Qualifikationslauf:Ertrags- und Koplanaritätsdaten auf Los-Ebene wurden anhand enger gefasster Toleranzgrenzen überprüft; die Prozessstabilität – nicht das Bestehen/Nichtbestehen einzelner Einheiten – wurde vor der Produktionsfreigabe bestätigt.
ProduktionsfreigabeschrankeDas dokumentierte Prozessfenster, die Abnahmekriterien für die Inspektion und die Festlegung des MES-Programms sind finalisiert und für zukünftige Produktionswiederholungen archiviert.
Vom Prototyp zur Serienreife: Konsultieren Sie unser NPI-Engineering-Team
Programme, die eine ATE-, Burn-in- oder DIB-Platine vom Prototyp in Richtung eines Qualifikationslaufs weiterentwickeln, profitieren von einer Stage-Gate-Planung, die speziell auf die Toleranz-, Koplanaritäts- und Rückverfolgbarkeitsanforderungen der Platine zugeschnitten ist. Das Engineering-Team von PCBCart unterstützt diese Planung direkt und greift dabei auf prüfungsgetriebene Prozessentwicklung über verschiedene Halbleiter-Testplatinenprogramme hinweg zurück.
Hilfreiche Ressourcen
•DFM-Prüfliste für industrielle PCBA: 38 Designregeln, die die Nacharbeitsrate um über 40 % senken
•IPC-A-610 Klasse 3 Sichtprüfungsleitfaden für industrielle und medizinische Baugruppen
•BGA-Voidraten-Akzeptanzreferenz: IPC-7095D & IPC-A-610 Klassenkriterien
•Elemente, die Ihren erstmaligen Erfolg bei der Einführung neuer Produkte (NPI) in der Elektronikfertigung sicherstellen
